Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.hmac_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	161733	1			T98	4		T99	7		T100	67
values[2]	3191	1			T100	1		T458	1		T477	3
values[3]	1374	1			T559	2		T814	2		T588	1
values[4]	1060	1			T830	25		T488	4		T831	28
values[5]	921	1			T830	21		T488	8		T831	35
values[6]	714	1			T830	36		T488	18		T831	25
values[7]	654	1			T830	57		T488	12		T831	19
values[8]	596	1			T830	75		T488	18		T831	19
values[9]	553	1			T830	78		T488	14		T831	8
values[10]	486	1			T830	66		T488	15		T831	6
values[11]	472	1			T830	35		T488	28		T831	1
values[12]	454	1			T830	38		T488	17		T831	5
values[13]	476	1			T830	11		T488	29		T831	20
values[14]	451	1			T830	3		T488	30		T831	23
values[15]	400	1			T830	1		T488	26		T831	24
values[16]	399	1			T488	21		T831	29		T820	23
values[17]	351	1			T488	15		T831	22		T820	6
values[18]	345	1			T488	9		T831	15		T820	17
values[19]	400	1			T488	17		T831	21		T820	26
values[20]	282	1			T488	14		T831	10		T820	12
values[21]	261	1			T488	15		T831	3		T820	16
values[22]	282	1			T488	10		T831	3		T820	34
values[23]	303	1			T488	18		T831	2		T820	35
values[24]	256	1			T488	24		T831	10		T820	15
values[25]	227	1			T488	25		T831	26		T820	14
values[26]	190	1			T488	10		T831	13		T820	18
values[27]	198	1			T488	7		T831	16		T820	5
values[28]	200	1			T488	3		T831	19		T820	11
values[29]	169	1			T831	13		T820	10		T492	1
values[30]	156	1			T831	1		T820	13		T492	1
values[31]	132	1			T820	3		T492	1		T802	1
values[32]	110	1			T492	1		T802	1		T832	3
values[33]	117	1			T492	1		T802	1		T832	3
values[34]	85	1			T492	1		T802	1		T832	3
values[35]	88	1			T492	1		T802	1		T832	3
values[36]	114	1			T492	1		T802	1		T832	3
values[37]	99	1			T492	1		T802	1		T832	3
values[38]	71	1			T492	1		T802	2		T832	4
values[39]	78	1			T492	1		T802	1		T832	3
values[40]	81	1			T492	1		T802	1		T832	3
values[41]	84	1			T492	1		T802	1		T832	3
values[42]	68	1			T492	1		T802	1		T832	3
values[43]	74	1			T492	1		T802	1		T832	3
values[44]	64	1			T492	1		T802	1		T832	3
values[45]	67	1			T492	1		T802	1		T832	3
values[46]	60	1			T492	1		T802	1		T832	3
values[47]	65	1			T492	1		T802	1		T832	3
values[48]	58	1			T492	1		T802	1		T832	3
values[49]	47	1			T492	1		T802	1		T832	3
values[50]	59	1			T492	1		T802	1		T832	3
values[51]	44	1			T492	1		T802	1		T832	3
values[52]	46	1			T492	1		T802	1		T832	3
values[53]	41	1			T492	1		T802	1		T832	3
values[54]	44	1			T492	1		T802	2		T832	4
values[55]	45	1			T492	1		T802	1		T832	3
values[56]	47	1			T492	1		T802	1		T832	3
values[57]	43	1			T492	1		T802	1		T832	3
values[58]	41	1			T492	1		T802	1		T832	3
values[59]	43	1			T492	1		T802	1		T832	3
values[60]	50	1			T492	1		T802	1		T832	3
values[61]	43	1			T492	1		T802	1		T832	3
values[62]	41	1			T492	1		T802	1		T832	3
values[63]	43	1			T492	1		T802	1		T832	3
values[64]	45	1			T492	1		T802	1		T832	4
values[65]	42	1			T492	1		T802	1		T832	3
values[66]	46	1			T492	1		T802	1		T832	3
values[67]	41	1			T492	1		T802	1		T832	4
values[68]	37	1			T492	1		T802	1		T832	3
values[69]	39	1			T492	1		T802	1		T832	3
values[70]	48	1			T492	1		T802	1		T832	3
values[71]	48	1			T492	1		T802	1		T832	3
values[72]	43	1			T492	1		T802	1		T832	3
values[73]	48	1			T492	1		T802	1		T832	3
values[74]	58	1			T492	1		T802	1		T832	3
values[75]	45	1			T492	2		T802	1		T832	3
values[76]	50	1			T492	1		T802	1		T832	3
values[77]	58	1			T492	1		T802	1		T832	3
values[78]	68	1			T492	1		T802	1		T832	3
values[79]	58	1			T492	1		T802	1		T832	4
values[80]	50	1			T492	1		T802	1		T832	5
values[81]	57	1			T492	1		T802	1		T832	10
values[82]	72	1			T492	1		T802	1		T832	6
values[83]	58	1			T492	1		T802	1		T832	7
values[84]	50	1			T492	1		T802	1		T832	3
values[85]	62	1			T492	1		T802	1		T832	3
values[86]	68	1			T492	1		T802	1		T832	5
values[87]	70	1			T492	1		T802	1		T832	4
values[88]	60	1			T492	1		T802	1		T832	3
values[89]	64	1			T492	1		T802	1		T832	4
values[90]	62	1			T492	1		T802	1		T832	3
values[91]	73	1			T492	1		T802	1		T832	5
values[92]	76	1			T492	1		T802	1		T832	6
values[93]	67	1			T492	1		T802	1		T832	7
values[94]	61	1			T492	1		T802	1		T832	4
values[95]	75	1			T492	1		T802	1		T832	16
values[96]	56	1			T492	1		T802	1		T832	7
values[97]	52	1			T492	1		T802	1		T832	7
values[98]	60	1			T492	1		T802	1		T832	6
values[99]	74	1			T492	1		T802	1		T832	9
values[100]	72	1			T492	1		T802	2		T832	7
values[101]	73	1			T492	1		T802	1		T832	8
values[102]	77	1			T492	1		T802	1		T832	4
values[103]	75	1			T492	1		T802	1		T832	10
values[104]	68	1			T492	2		T802	1		T832	5
values[105]	67	1			T492	1		T802	1		T832	5
values[106]	61	1			T492	1		T802	1		T832	5
values[107]	81	1			T492	1		T802	1		T832	6
values[108]	80	1			T492	1		T802	1		T832	9
values[109]	67	1			T492	1		T802	1		T832	8
values[110]	65	1			T492	1		T802	1		T832	5
values[111]	69	1			T492	1		T802	1		T832	9
values[112]	83	1			T492	1		T802	1		T832	11
values[113]	89	1			T492	1		T802	1		T832	7
values[114]	91	1			T492	1		T802	3		T832	6
values[115]	98	1			T492	4		T802	2		T832	7
values[116]	82	1			T492	4		T802	1		T832	7
values[117]	86	1			T492	1		T802	2		T832	10
values[118]	72	1			T492	2		T802	1		T832	5
values[119]	92	1			T492	3		T802	1		T832	4
values[120]	77	1			T492	1		T802	2		T832	7
values[121]	85	1			T492	1		T802	7		T832	6
values[122]	70	1			T492	1		T802	2		T832	5
values[123]	90	1			T492	2		T802	1		T832	6
values[124]	90	1			T492	5		T802	3		T832	7
values[125]	92	1			T492	5		T802	2		T832	4
values[126]	428	1			T492	36		T802	4		T832	32
values[127]	2828	1			T492	137		T802	78		T832	284
values[128]	5542	1			T492	254		T802	211		T832	566