Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.pwm_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	135537	1			T94	3		T95	5		T96	35
values[2]	10767	1			T248	1		T278	1		T443	1
values[3]	4331	1			T543	7		T782	105		T592	1
values[4]	2609	1			T543	2		T782	99		T584	9
values[5]	1616	1			T543	4		T782	68		T584	5
values[6]	1102	1			T543	1		T782	32		T584	10
values[7]	721	1			T543	3		T782	8		T499	22
values[8]	567	1			T543	1		T782	8		T499	9
values[9]	481	1			T543	1		T782	2		T499	13
values[10]	416	1			T543	2		T499	12		T498	4
values[11]	391	1			T543	1		T499	2		T498	3
values[12]	329	1			T543	1		T498	4		T808	1
values[13]	387	1			T543	4		T498	8		T808	1
values[14]	330	1			T543	5		T498	5		T808	1
values[15]	315	1			T543	2		T498	6		T808	1
values[16]	275	1			T543	2		T498	11		T808	1
values[17]	217	1			T543	2		T498	7		T808	1
values[18]	220	1			T543	3		T498	5		T808	1
values[19]	212	1			T543	3		T498	4		T808	1
values[20]	251	1			T543	1		T498	12		T808	1
values[21]	239	1			T543	2		T498	11		T808	1
values[22]	264	1			T543	3		T498	8		T808	1
values[23]	313	1			T543	3		T498	6		T808	1
values[24]	247	1			T543	1		T498	2		T808	1
values[25]	262	1			T543	3		T498	9		T808	1
values[26]	213	1			T543	2		T498	4		T808	1
values[27]	278	1			T543	4		T498	4		T808	1
values[28]	253	1			T543	3		T498	9		T808	1
values[29]	265	1			T543	2		T498	20		T808	1
values[30]	214	1			T543	2		T498	3		T808	1
values[31]	255	1			T543	1		T498	8		T808	1
values[32]	219	1			T543	2		T498	10		T808	1
values[33]	251	1			T543	3		T498	11		T808	1
values[34]	202	1			T543	4		T498	10		T808	1
values[35]	258	1			T543	11		T498	10		T808	1
values[36]	307	1			T543	7		T498	10		T808	1
values[37]	213	1			T543	4		T498	4		T808	1
values[38]	233	1			T543	4		T498	3		T808	1
values[39]	249	1			T543	15		T498	3		T808	1
values[40]	214	1			T543	15		T498	10		T808	1
values[41]	234	1			T543	6		T498	5		T808	1
values[42]	205	1			T543	3		T498	6		T808	1
values[43]	231	1			T543	1		T498	5		T808	1
values[44]	177	1			T543	3		T498	10		T808	1
values[45]	231	1			T543	2		T498	11		T808	1
values[46]	201	1			T543	3		T498	12		T808	1
values[47]	197	1			T543	9		T498	16		T808	1
values[48]	188	1			T543	21		T498	3		T808	1
values[49]	216	1			T543	12		T498	11		T808	1
values[50]	242	1			T543	6		T498	8		T808	1
values[51]	197	1			T543	4		T498	4		T808	1
values[52]	205	1			T543	2		T498	4		T808	1
values[53]	204	1			T543	3		T498	2		T808	1
values[54]	201	1			T543	1		T498	11		T808	1
values[55]	199	1			T543	1		T498	14		T808	1
values[56]	229	1			T543	3		T498	8		T808	1
values[57]	178	1			T543	6		T498	5		T808	1
values[58]	152	1			T543	3		T498	4		T808	1
values[59]	167	1			T543	2		T498	3		T808	1
values[60]	188	1			T543	2		T498	10		T808	1
values[61]	177	1			T543	5		T498	14		T808	1
values[62]	163	1			T543	2		T498	5		T808	1
values[63]	170	1			T543	2		T498	13		T808	1
values[64]	186	1			T543	10		T498	9		T808	1
values[65]	167	1			T543	11		T498	14		T808	1
values[66]	162	1			T543	9		T498	13		T808	1
values[67]	122	1			T543	7		T808	1		T534	1
values[68]	111	1			T543	7		T808	1		T534	1
values[69]	102	1			T543	2		T808	1		T534	1
values[70]	125	1			T543	3		T808	1		T534	1
values[71]	116	1			T543	15		T808	1		T534	1
values[72]	110	1			T543	10		T808	1		T534	1
values[73]	95	1			T543	6		T808	2		T534	1
values[74]	89	1			T543	6		T808	1		T534	1
values[75]	77	1			T543	4		T808	1		T534	1
values[76]	105	1			T543	3		T808	1		T534	1
values[77]	79	1			T543	2		T808	1		T534	1
values[78]	67	1			T543	3		T808	1		T534	1
values[79]	80	1			T543	1		T808	1		T534	1
values[80]	76	1			T543	12		T808	1		T534	1
values[81]	69	1			T543	4		T808	1		T534	1
values[82]	93	1			T543	5		T808	1		T534	1
values[83]	71	1			T543	8		T808	1		T534	1
values[84]	75	1			T543	5		T808	2		T534	1
values[85]	71	1			T543	4		T808	1		T534	1
values[86]	74	1			T543	1		T808	1		T534	1
values[87]	71	1			T543	3		T808	4		T534	1
values[88]	73	1			T543	5		T808	4		T534	1
values[89]	86	1			T543	12		T808	3		T534	1
values[90]	78	1			T543	6		T808	6		T534	1
values[91]	62	1			T543	9		T808	1		T534	4
values[92]	76	1			T543	7		T808	2		T534	5
values[93]	67	1			T543	3		T808	5		T534	3
values[94]	74	1			T543	3		T808	1		T534	7
values[95]	66	1			T543	9		T808	2		T534	2
values[96]	84	1			T543	6		T808	2		T534	1
values[97]	66	1			T543	4		T808	1		T534	2
values[98]	72	1			T543	8		T808	3		T534	2
values[99]	46	1			T543	3		T808	1		T534	1
values[100]	67	1			T543	2		T808	3		T534	2
values[101]	83	1			T543	6		T808	5		T534	3
values[102]	72	1			T808	2		T534	4		T802	3
values[103]	68	1			T808	1		T534	5		T802	1
values[104]	65	1			T808	2		T534	1		T802	2
values[105]	79	1			T808	3		T534	1		T802	2
values[106]	69	1			T808	1		T534	5		T802	1
values[107]	60	1			T808	1		T534	2		T802	3
values[108]	60	1			T808	1		T534	1		T802	2
values[109]	58	1			T808	1		T534	2		T802	1
values[110]	76	1			T808	3		T534	6		T802	1
values[111]	61	1			T808	2		T534	1		T802	4
values[112]	61	1			T808	3		T534	4		T802	1
values[113]	62	1			T808	1		T534	1		T802	4
values[114]	57	1			T808	2		T534	5		T802	1
values[115]	48	1			T808	1		T534	4		T802	3
values[116]	52	1			T808	2		T534	1		T802	1
values[117]	61	1			T808	1		T534	1		T802	6
values[118]	50	1			T808	2		T534	2		T802	5
values[119]	47	1			T808	2		T534	1		T802	5
values[120]	47	1			T808	1		T534	4		T802	4
values[121]	49	1			T808	1		T534	1		T802	3
values[122]	41	1			T808	3		T534	2		T802	4
values[123]	40	1			T808	1		T534	1		T802	4
values[124]	41	1			T808	2		T534	2		T802	2
values[125]	48	1			T808	2		T534	5		T802	2
values[126]	60	1			T808	5		T534	7		T802	4
values[127]	502	1			T808	38		T534	24		T802	28
values[128]	4973	1			T808	282		T534	263		T802	362