Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rv_timer_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	133454	1			T98	10		T99	3		T100	53
values[2]	8908	1			T185	1		T462	1		T458	2
values[3]	3559	1			T562	5		T803	6		T798	68
values[4]	2160	1			T562	7		T803	6		T798	57
values[5]	1329	1			T562	5		T803	4		T798	24
values[6]	979	1			T562	1		T803	5		T798	23
values[7]	762	1			T803	11		T798	16		T596	18
values[8]	561	1			T803	5		T798	10		T596	9
values[9]	426	1			T803	3		T798	18		T596	5
values[10]	447	1			T803	6		T798	30		T596	21
values[11]	415	1			T803	4		T798	16		T596	18
values[12]	376	1			T803	3		T798	4		T596	12
values[13]	353	1			T803	13		T596	6		T497	3
values[14]	391	1			T803	12		T596	24		T497	7
values[15]	367	1			T803	12		T596	14		T497	3
values[16]	369	1			T803	4		T596	9		T497	3
values[17]	351	1			T803	10		T596	12		T497	23
values[18]	306	1			T803	7		T596	13		T497	8
values[19]	325	1			T803	5		T596	10		T497	5
values[20]	317	1			T803	8		T596	12		T497	4
values[21]	358	1			T803	12		T596	29		T497	6
values[22]	337	1			T803	6		T596	27		T497	4
values[23]	342	1			T803	4		T596	7		T497	6
values[24]	319	1			T803	5		T596	6		T497	4
values[25]	342	1			T803	7		T596	7		T497	11
values[26]	322	1			T803	9		T596	14		T497	5
values[27]	308	1			T803	11		T596	12		T497	12
values[28]	361	1			T803	15		T596	27		T497	8
values[29]	293	1			T803	4		T596	10		T497	10
values[30]	280	1			T803	3		T596	16		T497	6
values[31]	329	1			T803	11		T596	27		T497	11
values[32]	334	1			T803	4		T596	17		T497	10
values[33]	367	1			T803	8		T596	15		T497	10
values[34]	365	1			T803	17		T596	17		T497	23
values[35]	334	1			T803	8		T596	5		T497	5
values[36]	393	1			T803	8		T596	11		T497	3
values[37]	374	1			T803	4		T596	33		T497	5
values[38]	315	1			T803	3		T596	11		T497	5
values[39]	324	1			T803	6		T596	37		T497	4
values[40]	322	1			T803	4		T596	8		T497	7
values[41]	325	1			T803	5		T596	24		T497	8
values[42]	332	1			T803	6		T596	11		T497	12
values[43]	309	1			T803	13		T596	7		T497	5
values[44]	322	1			T803	16		T596	16		T497	3
values[45]	336	1			T803	11		T596	11		T497	19
values[46]	304	1			T803	6		T596	8		T497	7
values[47]	330	1			T803	8		T596	26		T497	5
values[48]	309	1			T803	6		T596	8		T497	4
values[49]	331	1			T803	5		T596	19		T497	3
values[50]	359	1			T803	7		T596	25		T497	4
values[51]	327	1			T803	4		T596	12		T497	12
values[52]	341	1			T803	5		T596	9		T497	4
values[53]	326	1			T803	3		T596	11		T497	5
values[54]	309	1			T803	3		T596	6		T497	4
values[55]	279	1			T803	4		T596	29		T497	3
values[56]	290	1			T803	4		T596	13		T497	5
values[57]	273	1			T803	9		T596	7		T497	4
values[58]	349	1			T803	7		T596	9		T497	5
values[59]	314	1			T803	14		T596	25		T497	8
values[60]	270	1			T803	5		T596	13		T497	6
values[61]	248	1			T803	7		T596	10		T497	9
values[62]	245	1			T803	7		T596	4		T497	6
values[63]	235	1			T803	14		T596	9		T497	8
values[64]	266	1			T803	16		T596	6		T497	4
values[65]	254	1			T803	4		T596	8		T497	5
values[66]	208	1			T803	4		T596	3		T497	4
values[67]	190	1			T803	17		T596	10		T497	6
values[68]	189	1			T803	5		T596	6		T497	15
values[69]	150	1			T803	8		T596	7		T497	3
values[70]	166	1			T803	18		T596	7		T498	10
values[71]	123	1			T803	11		T596	11		T498	6
values[72]	110	1			T803	4		T596	10		T498	9
values[73]	102	1			T596	8		T498	6		T486	3
values[74]	101	1			T498	3		T486	12		T806	1
values[75]	104	1			T498	12		T486	9		T806	1
values[76]	91	1			T486	15		T806	1		T820	9
values[77]	116	1			T486	23		T806	1		T820	8
values[78]	78	1			T486	6		T806	1		T820	11
values[79]	97	1			T486	7		T806	1		T820	3
values[80]	81	1			T486	5		T806	1		T820	3
values[81]	90	1			T486	6		T806	1		T820	8
values[82]	97	1			T486	13		T806	1		T820	7
values[83]	92	1			T486	12		T806	1		T820	9
values[84]	90	1			T486	13		T806	1		T820	3
values[85]	92	1			T486	11		T806	1		T820	5
values[86]	90	1			T486	10		T806	1		T820	9
values[87]	93	1			T486	7		T806	1		T820	1
values[88]	72	1			T486	5		T806	1		T820	9
values[89]	82	1			T486	9		T806	1		T820	4
values[90]	83	1			T486	2		T806	1		T820	5
values[91]	80	1			T486	4		T806	1		T820	2
values[92]	86	1			T486	7		T806	1		T820	2
values[93]	93	1			T486	6		T806	1		T820	3
values[94]	105	1			T486	8		T806	1		T820	8
values[95]	119	1			T486	4		T806	1		T820	5
values[96]	103	1			T486	1		T806	1		T820	1
values[97]	67	1			T486	1		T806	1		T820	5
values[98]	72	1			T486	3		T806	1		T820	3
values[99]	91	1			T486	8		T806	1		T820	2
values[100]	88	1			T486	3		T806	1		T820	2
values[101]	104	1			T486	10		T806	1		T820	5
values[102]	84	1			T486	8		T806	1		T820	8
values[103]	88	1			T486	2		T806	1		T820	7
values[104]	78	1			T486	1		T806	1		T820	5
values[105]	86	1			T806	1		T820	3		T808	1
values[106]	66	1			T806	1		T820	7		T808	1
values[107]	77	1			T806	1		T820	3		T808	1
values[108]	77	1			T806	1		T820	6		T808	1
values[109]	76	1			T806	1		T820	10		T808	1
values[110]	74	1			T806	1		T820	5		T808	1
values[111]	73	1			T806	1		T820	3		T808	1
values[112]	66	1			T806	1		T808	1		T799	3
values[113]	67	1			T806	1		T808	1		T799	2
values[114]	86	1			T806	1		T808	1		T799	3
values[115]	90	1			T806	1		T808	1		T799	3
values[116]	65	1			T806	1		T808	1		T799	2
values[117]	76	1			T806	1		T808	1		T799	5
values[118]	67	1			T806	1		T808	1		T799	4
values[119]	44	1			T806	1		T808	1		T799	2
values[120]	58	1			T806	1		T808	1		T799	2
values[121]	48	1			T806	1		T808	3		T799	2
values[122]	49	1			T806	2		T808	2		T799	4
values[123]	55	1			T806	2		T808	3		T799	4
values[124]	52	1			T806	3		T808	3		T799	3
values[125]	71	1			T806	1		T808	5		T799	6
values[126]	117	1			T806	2		T808	4		T799	6
values[127]	786	1			T806	28		T808	32		T799	56
values[128]	6755	1			T806	288		T808	333		T799	710