Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_host1_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139044	1			T98	7		T99	7		T100	69
values[2]	9421	1			T100	1		T161	1		T236	1
values[3]	4661	1			T562	1		T814	1		T596	34
values[4]	2695	1			T562	4		T596	42		T497	8
values[5]	1771	1			T562	6		T596	19		T497	11
values[6]	1245	1			T562	6		T596	42		T497	6
values[7]	939	1			T562	5		T596	44		T497	10
values[8]	889	1			T562	4		T596	23		T497	14
values[9]	697	1			T562	3		T596	21		T497	9
values[10]	692	1			T562	4		T596	25		T497	12
values[11]	609	1			T562	2		T596	40		T497	10
values[12]	598	1			T562	2		T596	22		T497	6
values[13]	523	1			T562	4		T596	26		T497	5
values[14]	508	1			T562	3		T596	33		T497	4
values[15]	509	1			T562	3		T596	20		T497	18
values[16]	529	1			T562	6		T596	41		T497	5
values[17]	515	1			T562	4		T596	48		T497	7
values[18]	490	1			T562	4		T596	32		T497	6
values[19]	517	1			T562	12		T596	26		T497	14
values[20]	444	1			T562	9		T596	28		T497	15
values[21]	560	1			T562	5		T596	22		T497	9
values[22]	498	1			T562	1		T596	27		T497	7
values[23]	448	1			T596	28		T497	10		T498	9
values[24]	559	1			T596	53		T497	19		T498	11
values[25]	466	1			T596	39		T497	8		T498	18
values[26]	416	1			T596	22		T497	11		T498	10
values[27]	419	1			T596	44		T497	5		T498	11
values[28]	354	1			T596	32		T497	5		T498	5
values[29]	426	1			T596	37		T497	4		T498	4
values[30]	401	1			T596	23		T497	9		T498	8
values[31]	406	1			T596	22		T497	6		T498	11
values[32]	388	1			T596	32		T497	16		T498	17
values[33]	355	1			T596	25		T497	9		T498	7
values[34]	386	1			T596	27		T497	13		T498	4
values[35]	355	1			T596	23		T497	3		T498	3
values[36]	361	1			T596	21		T497	21		T498	17
values[37]	378	1			T596	12		T497	34		T498	8
values[38]	361	1			T596	23		T497	4		T498	9
values[39]	354	1			T596	20		T497	6		T498	12
values[40]	334	1			T596	18		T497	5		T498	4
values[41]	284	1			T596	15		T497	10		T498	8
values[42]	370	1			T596	9		T497	8		T498	20
values[43]	344	1			T596	12		T497	3		T498	5
values[44]	304	1			T596	8		T497	4		T498	17
values[45]	313	1			T596	8		T497	27		T498	12
values[46]	256	1			T596	10		T497	12		T498	3
values[47]	236	1			T596	6		T497	10		T498	4
values[48]	267	1			T596	10		T497	19		T498	18
values[49]	227	1			T596	8		T497	6		T498	8
values[50]	186	1			T596	11		T497	5		T498	6
values[51]	136	1			T596	4		T498	6		T492	1
values[52]	128	1			T596	7		T498	6		T492	1
values[53]	109	1			T596	5		T498	10		T492	1
values[54]	104	1			T596	6		T498	2		T492	1
values[55]	114	1			T596	9		T492	1		T808	1
values[56]	118	1			T596	5		T492	1		T808	1
values[57]	129	1			T492	1		T808	1		T800	1
values[58]	99	1			T492	1		T808	1		T800	1
values[59]	57	1			T492	1		T808	1		T800	1
values[60]	61	1			T492	1		T808	1		T800	1
values[61]	40	1			T492	1		T808	1		T800	1
values[62]	55	1			T492	1		T808	1		T800	1
values[63]	41	1			T492	1		T808	1		T800	1
values[64]	64	1			T492	1		T808	1		T800	1
values[65]	89	1			T492	1		T808	1		T800	1
values[66]	84	1			T492	1		T808	1		T800	1
values[67]	109	1			T492	1		T808	1		T800	1
values[68]	112	1			T492	1		T808	1		T800	1
values[69]	80	1			T492	1		T808	1		T800	1
values[70]	87	1			T492	1		T808	1		T800	1
values[71]	90	1			T492	1		T808	1		T800	1
values[72]	77	1			T492	1		T808	1		T800	1
values[73]	77	1			T492	1		T808	1		T800	1
values[74]	59	1			T492	1		T808	1		T800	1
values[75]	73	1			T492	1		T808	1		T800	1
values[76]	78	1			T492	1		T808	1		T800	1
values[77]	98	1			T492	1		T808	1		T800	1
values[78]	108	1			T492	1		T808	1		T800	1
values[79]	86	1			T492	1		T808	1		T800	1
values[80]	82	1			T492	1		T808	1		T800	1
values[81]	64	1			T492	1		T808	1		T800	1
values[82]	64	1			T492	1		T808	1		T800	1
values[83]	58	1			T492	1		T808	1		T800	1
values[84]	54	1			T492	1		T808	1		T800	1
values[85]	55	1			T492	1		T808	1		T800	1
values[86]	58	1			T492	1		T808	1		T800	1
values[87]	48	1			T492	1		T808	1		T800	1
values[88]	68	1			T492	1		T808	1		T800	1
values[89]	69	1			T492	2		T808	1		T800	1
values[90]	61	1			T492	1		T808	1		T800	1
values[91]	45	1			T492	1		T808	1		T800	1
values[92]	47	1			T492	1		T808	2		T800	1
values[93]	43	1			T492	1		T808	1		T800	1
values[94]	59	1			T492	1		T808	1		T800	1
values[95]	48	1			T492	1		T808	1		T800	1
values[96]	70	1			T492	1		T808	1		T800	1
values[97]	49	1			T492	1		T808	1		T800	1
values[98]	48	1			T492	1		T808	1		T800	1
values[99]	50	1			T492	1		T808	1		T800	1
values[100]	51	1			T492	1		T808	1		T800	1
values[101]	54	1			T492	1		T808	1		T800	1
values[102]	40	1			T492	1		T808	1		T800	1
values[103]	40	1			T492	1		T808	1		T800	1
values[104]	49	1			T492	3		T808	1		T800	1
values[105]	37	1			T492	3		T808	1		T800	1
values[106]	38	1			T492	4		T808	1		T800	1
values[107]	44	1			T492	2		T808	1		T800	1
values[108]	42	1			T492	2		T808	1		T800	1
values[109]	38	1			T492	1		T808	1		T800	1
values[110]	43	1			T492	2		T808	1		T800	3
values[111]	46	1			T492	1		T808	1		T800	4
values[112]	42	1			T492	2		T808	1		T800	1
values[113]	34	1			T492	2		T808	1		T800	2
values[114]	43	1			T492	2		T808	1		T800	3
values[115]	43	1			T492	4		T808	1		T800	3
values[116]	46	1			T492	1		T808	1		T800	4
values[117]	44	1			T492	6		T808	1		T800	2
values[118]	44	1			T492	4		T808	1		T800	2
values[119]	51	1			T492	2		T808	1		T800	1
values[120]	52	1			T492	2		T808	2		T800	3
values[121]	45	1			T492	2		T808	4		T800	2
values[122]	51	1			T492	2		T808	3		T800	6
values[123]	53	1			T492	1		T808	1		T800	1
values[124]	34	1			T492	2		T808	1		T800	1
values[125]	41	1			T492	3		T808	3		T800	4
values[126]	103	1			T492	3		T808	5		T800	8
values[127]	1344	1			T492	71		T808	87		T800	65
values[128]	5877	1			T492	292		T808	295		T800	335