Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_main__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	157751	1			T94	5		T95	6		T96	33
values[2]	4445	1			T278	1		T443	2		T450	63
values[3]	2197	1			T450	66		T455	10		T596	1
values[4]	1650	1			T450	56		T455	4		T477	92
values[5]	1311	1			T450	53		T455	6		T477	70
values[6]	1104	1			T450	52		T455	5		T477	27
values[7]	991	1			T450	28		T455	2		T477	29
values[8]	895	1			T450	22		T455	5		T477	37
values[9]	792	1			T450	19		T455	1		T477	33
values[10]	712	1			T450	36		T455	6		T477	15
values[11]	703	1			T450	45		T455	8		T477	21
values[12]	713	1			T450	51		T455	5		T477	18
values[13]	598	1			T450	20		T455	10		T477	10
values[14]	524	1			T450	12		T455	26		T477	3
values[15]	483	1			T450	7		T455	33		T477	1
values[16]	387	1			T455	39		T478	38		T804	8
values[17]	342	1			T455	29		T478	16		T804	22
values[18]	311	1			T455	21		T478	20		T804	10
values[19]	286	1			T455	28		T478	21		T804	10
values[20]	256	1			T455	17		T478	30		T804	6
values[21]	289	1			T455	19		T478	10		T804	1
values[22]	298	1			T455	23		T478	11		T804	3
values[23]	293	1			T455	24		T478	13		T804	2
values[24]	282	1			T455	16		T478	21		T804	6
values[25]	272	1			T455	23		T478	10		T804	2
values[26]	289	1			T455	29		T478	21		T804	4
values[27]	272	1			T455	32		T478	16		T804	1
values[28]	225	1			T455	16		T478	7		T804	3
values[29]	161	1			T455	18		T478	2		T804	2
values[30]	124	1			T455	12		T478	1		T804	2
values[31]	68	1			T455	7		T804	1		T842	1
values[32]	85	1			T455	19		T804	6		T842	1
values[33]	98	1			T455	10		T804	2		T842	1
values[34]	102	1			T455	5		T804	3		T842	1
values[35]	108	1			T455	9		T804	2		T842	1
values[36]	104	1			T455	3		T804	2		T842	1
values[37]	92	1			T804	3		T842	1		T529	1
values[38]	91	1			T804	3		T842	1		T529	1
values[39]	90	1			T804	2		T842	1		T529	1
values[40]	72	1			T804	2		T842	1		T529	1
values[41]	90	1			T804	1		T842	1		T529	1
values[42]	94	1			T804	2		T842	1		T529	1
values[43]	92	1			T804	5		T842	1		T529	1
values[44]	71	1			T804	4		T842	1		T529	1
values[45]	70	1			T804	1		T842	1		T529	1
values[46]	63	1			T804	1		T842	1		T529	1
values[47]	110	1			T804	2		T842	1		T529	1
values[48]	135	1			T804	4		T842	1		T529	1
values[49]	123	1			T804	3		T842	1		T529	1
values[50]	92	1			T804	4		T842	1		T529	1
values[51]	63	1			T804	9		T842	1		T529	1
values[52]	64	1			T804	2		T842	1		T529	1
values[53]	63	1			T804	3		T842	1		T529	1
values[54]	48	1			T804	2		T842	1		T529	1
values[55]	48	1			T804	1		T842	1		T529	1
values[56]	49	1			T804	1		T842	1		T529	1
values[57]	45	1			T804	2		T842	1		T529	1
values[58]	46	1			T804	4		T842	1		T529	1
values[59]	55	1			T804	11		T842	1		T529	1
values[60]	38	1			T804	3		T842	1		T529	1
values[61]	36	1			T804	3		T842	1		T529	1
values[62]	40	1			T804	4		T842	1		T529	1
values[63]	35	1			T804	4		T842	1		T529	1
values[64]	33	1			T804	2		T842	1		T529	1
values[65]	36	1			T804	1		T842	1		T529	1
values[66]	33	1			T804	2		T842	1		T529	1
values[67]	39	1			T804	3		T842	1		T529	1
values[68]	51	1			T804	5		T842	1		T529	1
values[69]	34	1			T804	2		T842	1		T529	1
values[70]	32	1			T804	1		T842	1		T529	1
values[71]	40	1			T804	1		T842	1		T529	1
values[72]	42	1			T804	2		T842	1		T529	1
values[73]	41	1			T804	1		T842	1		T529	1
values[74]	42	1			T804	2		T842	1		T529	1
values[75]	46	1			T804	3		T842	1		T529	1
values[76]	51	1			T804	1		T842	1		T529	1
values[77]	55	1			T804	2		T842	1		T529	1
values[78]	63	1			T804	2		T842	1		T529	1
values[79]	46	1			T804	2		T842	1		T529	1
values[80]	40	1			T804	1		T842	1		T529	1
values[81]	41	1			T804	3		T842	2		T529	1
values[82]	51	1			T804	4		T842	1		T529	1
values[83]	51	1			T804	5		T842	1		T529	1
values[84]	56	1			T804	8		T842	1		T529	1
values[85]	59	1			T804	3		T842	1		T529	1
values[86]	60	1			T804	5		T842	1		T529	1
values[87]	53	1			T804	4		T842	1		T529	1
values[88]	47	1			T804	5		T842	1		T529	1
values[89]	54	1			T804	3		T842	1		T529	1
values[90]	52	1			T804	4		T842	1		T529	1
values[91]	54	1			T804	4		T842	1		T529	1
values[92]	57	1			T804	2		T842	1		T529	1
values[93]	59	1			T804	5		T842	1		T529	1
values[94]	42	1			T804	4		T842	1		T529	1
values[95]	52	1			T804	3		T842	1		T529	1
values[96]	48	1			T804	2		T842	1		T529	1
values[97]	45	1			T804	3		T842	1		T529	1
values[98]	53	1			T804	5		T842	1		T529	1
values[99]	51	1			T804	3		T842	1		T529	1
values[100]	46	1			T804	2		T842	1		T529	1
values[101]	53	1			T804	3		T842	1		T529	1
values[102]	53	1			T804	3		T842	1		T529	1
values[103]	48	1			T804	7		T842	1		T529	1
values[104]	55	1			T804	5		T842	1		T529	1
values[105]	87	1			T804	3		T842	1		T529	1
values[106]	59	1			T804	2		T842	1		T529	1
values[107]	68	1			T804	7		T842	1		T529	1
values[108]	65	1			T804	4		T842	1		T529	1
values[109]	75	1			T804	5		T842	1		T529	1
values[110]	73	1			T804	4		T842	1		T529	1
values[111]	67	1			T804	3		T842	1		T529	1
values[112]	58	1			T804	5		T842	1		T529	1
values[113]	52	1			T804	1		T842	1		T529	1
values[114]	86	1			T804	9		T842	1		T529	1
values[115]	80	1			T804	5		T842	1		T529	1
values[116]	64	1			T804	2		T842	1		T529	1
values[117]	75	1			T804	2		T842	1		T529	1
values[118]	71	1			T804	3		T842	1		T529	1
values[119]	94	1			T804	9		T842	2		T529	1
values[120]	86	1			T804	4		T842	1		T529	1
values[121]	86	1			T804	4		T842	2		T529	1
values[122]	77	1			T804	11		T842	3		T529	2
values[123]	89	1			T804	11		T842	1		T529	1
values[124]	154	1			T804	7		T842	1		T529	1
values[125]	258	1			T804	17		T842	2		T529	2
values[126]	484	1			T804	28		T842	10		T529	11
values[127]	1585	1			T804	26		T842	116		T529	139
values[128]	2518	1			T804	2		T842	281		T529	248