Assertions
dashboard | hierarchy | modlist | groups | tests | asserts

Assertions by Category
ASSERTPROPERTIESSEQUENCES
Total658020
Category 0658020


Assertions by Severity
ASSERTPROPERTIESSEQUENCES
Total658020
Severity 0658020


Summary for Assertions
NUMBERPERCENT
Total Number658100.00
Uncovered60.91
Success65299.09
Failure00.00
Incomplete10.15
Without Attempts00.00


Summary for Cover Sequences
NUMBERPERCENT
Total Number20100.00
Uncovered00.00
All Matches20100.00
First Matches20100.00


Detail Report for Assertions

Assertions Uncovered:
ASSERTIONSCATEGORYSEVERITYATTEMPTSREAL SUCCESSESFAILURESINCOMPLETESRC
tb.dut.FpvSecCmLcGateFsmCheck_A 00301023844000
tb.dut.FpvSecCmReqFifoRptrCheck_A 00301023844000
tb.dut.FpvSecCmReqFifoWptrCheck_A 00301023844000
tb.dut.FpvSecCmSramReqFifoRptrCheck_A 00301023844000
tb.dut.FpvSecCmSramReqFifoWptrCheck_A 00301023844000
tb.dut.u_tlul_lc_gate.OutStandingOvfl_A 00301023844000

Assertions Success:
ASSERTIONSCATEGORYSEVERITYATTEMPTSREAL SUCCESSESFAILURESINCOMPLETESRC
tb.dut.AlertOutKnown_A 0030102384430089901000
tb.dut.FpvSecCmCntCheck_A 003010238448000
tb.dut.FpvSecCmRegWeOnehotCheck_A 003010238448000
tb.dut.FpvSecCmRspFifoRptrCheck_A 003010238448000
tb.dut.FpvSecCmRspFifoWptrCheck_A 003010238448000
tb.dut.NonceWidthsLessThanSource_A 0089189100
tb.dut.RamTlOutKnown_A 0030102384430089901000
tb.dut.RamTlOutPayLoadKnown_A 0030102384412439281700
tb.dut.RamTlOutPayLoadKnown_AKnownEnable 0030102384430089901000
tb.dut.RegsTlOutKnown_A 0030102384430089901000
tb.dut.SramOtpKeyKnown_A 0030102384430089901000
tb.dut.TlulGntIsCorrect_A 003010238446199965300
tb.dut.sram_ctrl_regs_csr_assert.TlulOOBAddrErr_A 0030234640223343900
tb.dut.sram_ctrl_regs_csr_assert.ctrl_regwen_rd_A 00302346402378200
tb.dut.sram_ctrl_regs_csr_assert.exec_rd_A 00302346402339900
tb.dut.sram_ctrl_regs_csr_assert.exec_regwen_rd_A 00302346402402000
tb.dut.sram_ctrl_regs_csr_assert.readback_rd_A 00302346402234800
tb.dut.sram_ctrl_regs_csr_assert.readback_regwen_rd_A 00302346402205100
tb.dut.tlul_assert_device_ram.aKnown_A 003023464028030476500
tb.dut.tlul_assert_device_ram.aKnown_AKnownEnable 0030234640230215368000
tb.dut.tlul_assert_device_ram.aReadyKnown_A 0030234640230215368000
tb.dut.tlul_assert_device_ram.dKnown_A 0030234640212450081100
tb.dut.tlul_assert_device_ram.dKnown_AKnownEnable 0030234640230215368000
tb.dut.tlul_assert_device_ram.dReadyKnown_A 0030234640230215368000
tb.dut.tlul_assert_device_ram.gen_assert_final[0].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[100].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[101].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[102].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[103].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[104].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[105].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[106].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[107].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[108].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[109].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[10].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[110].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[111].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[112].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[113].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[114].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[115].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[116].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[117].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[118].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[119].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[11].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[120].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[121].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[122].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[123].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[124].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[125].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[126].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[127].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[128].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[129].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[12].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[130].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[131].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[132].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[133].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[134].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[135].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[136].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[137].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[138].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[139].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[13].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[140].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[141].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[142].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[143].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[144].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[145].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[146].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[147].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[148].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[149].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[14].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[150].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[151].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[152].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[153].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[154].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[155].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[156].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[157].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[158].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[159].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[15].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[160].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[161].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[162].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[163].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[164].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[165].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[166].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[167].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[168].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[169].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[16].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[170].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[171].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[172].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[173].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[174].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[175].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[176].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[177].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[178].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[179].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[17].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[180].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[181].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[182].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[183].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[184].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[185].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[186].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[187].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[188].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[189].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[18].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[190].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[191].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[192].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[193].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[194].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[195].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[196].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[197].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[198].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[199].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[19].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[1].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[200].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[201].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[202].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[203].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[204].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[205].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[206].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[207].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[208].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[209].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[20].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[210].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[211].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[212].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[213].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[214].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[215].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[216].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[217].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[218].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[219].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[21].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[220].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[221].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[222].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[223].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[224].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[225].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[226].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[227].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[228].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[229].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[22].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[230].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[231].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[232].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[233].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[234].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[235].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[236].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[237].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[238].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[239].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[23].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[240].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[241].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[242].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[243].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[244].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[245].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[246].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[247].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[248].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[249].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[24].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[250].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[251].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[252].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[253].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[254].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[255].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[25].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[26].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[27].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[28].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[29].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[2].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[30].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[31].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[32].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[33].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[34].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[35].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[36].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[37].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[38].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[39].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[3].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[40].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[41].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[42].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[43].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[44].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[45].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[46].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[47].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[48].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[49].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[4].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[50].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[51].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[52].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[53].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[54].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[55].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[56].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[57].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[58].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[59].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[5].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[60].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[61].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[62].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[63].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[64].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[65].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[66].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[67].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[68].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[69].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[6].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[70].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[71].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[72].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[73].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[74].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[75].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[76].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[77].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[78].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[79].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[7].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[80].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[81].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[82].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[83].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[84].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[85].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[86].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[87].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[88].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[89].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[8].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[90].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[91].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[92].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[93].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[94].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[95].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[96].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[97].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[98].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[99].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_assert_final[9].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_ram.gen_device.aDataKnown_M 003023470374042637300
tb.dut.tlul_assert_device_ram.gen_device.addrSizeAlignedErr_A 003023464027882300
tb.dut.tlul_assert_device_ram.gen_device.contigMask_M 003023470375646212300
tb.dut.tlul_assert_device_ram.gen_device.dDataKnown_A 003023470375891054100
tb.dut.tlul_assert_device_ram.gen_device.legalAOpcodeErr_A 003023464029205100
tb.dut.tlul_assert_device_ram.gen_device.legalAParam_M 003023470378030476500
tb.dut.tlul_assert_device_ram.gen_device.legalDParam_A 0030234703712450081100
tb.dut.tlul_assert_device_ram.gen_device.pendingReqPerSrc_M 003023470378030476500
tb.dut.tlul_assert_device_ram.gen_device.respMustHaveReq_A 0030234703712450081100
tb.dut.tlul_assert_device_ram.gen_device.respOpcode_A 0030234703712450081100
tb.dut.tlul_assert_device_ram.gen_device.respSzEqReqSz_A 0030234703712450081100
tb.dut.tlul_assert_device_ram.gen_device.sizeGTEMaskErr_A 003023464025467500
tb.dut.tlul_assert_device_ram.gen_device.sizeMatchesMaskErr_A 003023464023614700
tb.dut.tlul_assert_device_ram.p_dbw.TlDbw_A 001024102400
tb.dut.tlul_assert_device_regs.aKnown_A 0030234640279025000
tb.dut.tlul_assert_device_regs.aKnown_AKnownEnable 0030234640230215368000
tb.dut.tlul_assert_device_regs.aReadyKnown_A 0030234640230215368000
tb.dut.tlul_assert_device_regs.dKnown_A 0030234640270276900
tb.dut.tlul_assert_device_regs.dKnown_AKnownEnable 0030234640230215368000
tb.dut.tlul_assert_device_regs.dReadyKnown_A 0030234640230215368000
tb.dut.tlul_assert_device_regs.gen_assert_final[0].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[100].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[101].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[102].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[103].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[104].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[105].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[106].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[107].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[108].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[109].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[10].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[110].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[111].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[112].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[113].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[114].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[115].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[116].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[117].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[118].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[119].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[11].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[120].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[121].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[122].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[123].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[124].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[125].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[126].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[127].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[128].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[129].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[12].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[130].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[131].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[132].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[133].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[134].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[135].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[136].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[137].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[138].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[139].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[13].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[140].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[141].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[142].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[143].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[144].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[145].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[146].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[147].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[148].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[149].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[14].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[150].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[151].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[152].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[153].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[154].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[155].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[156].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[157].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[158].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[159].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[15].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[160].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[161].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[162].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[163].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[164].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[165].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[166].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[167].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[168].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[169].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[16].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[170].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[171].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[172].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[173].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[174].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[175].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[176].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[177].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[178].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[179].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[17].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[180].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[181].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[182].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[183].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[184].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[185].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[186].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[187].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[188].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[189].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[18].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[190].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[191].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[192].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[193].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[194].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[195].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[196].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[197].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[198].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[199].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[19].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[1].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[200].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[201].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[202].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[203].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[204].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[205].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[206].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[207].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[208].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[209].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[20].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[210].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[211].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[212].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[213].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[214].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[215].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[216].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[217].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[218].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[219].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[21].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[220].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[221].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[222].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[223].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[224].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[225].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[226].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[227].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[228].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[229].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[22].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[230].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[231].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[232].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[233].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[234].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[235].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[236].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[237].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[238].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[239].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[23].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[240].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[241].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[242].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[243].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[244].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[245].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[246].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[247].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[248].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[249].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[24].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[250].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[251].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[252].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[253].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[254].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[255].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[25].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[26].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[27].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[28].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[29].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[2].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[30].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[31].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[32].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[33].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[34].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[35].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[36].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[37].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[38].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[39].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[3].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[40].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[41].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[42].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[43].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[44].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[45].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[46].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[47].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[48].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[49].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[4].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[50].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[51].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[52].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[53].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[54].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[55].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[56].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[57].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[58].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[59].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[5].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[60].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[61].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[62].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[63].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[64].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[65].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[66].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[67].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[68].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[69].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[6].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[70].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[71].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[72].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[73].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[74].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[75].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[76].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[77].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[78].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[79].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[7].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[80].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[81].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[82].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[83].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[84].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[85].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[86].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[87].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[88].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[89].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[8].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[90].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[91].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[92].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[93].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[94].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[95].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[96].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[97].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[98].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[99].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_assert_final[9].noOutstandingReqsAtEndOfSim_A 001024102400
tb.dut.tlul_assert_device_regs.gen_device.aDataKnown_M 0030234703762714700
tb.dut.tlul_assert_device_regs.gen_device.addrSizeAlignedErr_A 0030234640210257500
tb.dut.tlul_assert_device_regs.gen_device.contigMask_M 003023470372638800
tb.dut.tlul_assert_device_regs.gen_device.dDataKnown_A 003023470371938100
tb.dut.tlul_assert_device_regs.gen_device.legalAOpcodeErr_A 0030234640211643500
tb.dut.tlul_assert_device_regs.gen_device.legalAParam_M 0030234703779025000
tb.dut.tlul_assert_device_regs.gen_device.legalDParam_A 0030234703770276900
tb.dut.tlul_assert_device_regs.gen_device.pendingReqPerSrc_M 0030234703779025000
tb.dut.tlul_assert_device_regs.gen_device.respMustHaveReq_A 0030234703770276900
tb.dut.tlul_assert_device_regs.gen_device.respOpcode_A 0030234703770276900
tb.dut.tlul_assert_device_regs.gen_device.respSzEqReqSz_A 0030234703770276900
tb.dut.tlul_assert_device_regs.gen_device.sizeGTEMaskErr_A 003023464025854800
tb.dut.tlul_assert_device_regs.gen_device.sizeMatchesMaskErr_A 003023464023744300
tb.dut.tlul_assert_device_regs.p_dbw.TlDbw_A 001024102400
tb.dut.u_prim_lc_sync.NumCopiesMustBeGreaterZero_A 0089189100
tb.dut.u_prim_lc_sync.OutputsKnown_A 0030102384430089901000
tb.dut.u_prim_lc_sync.gen_flops.OutputDelay_A 0030102384430088627302673
tb.dut.u_prim_ram_1p_scr.DepthPow2Check_A 0089189100
tb.dut.u_prim_ram_1p_scr.DiffWidthMinimum_A 0089189100
tb.dut.u_prim_ram_1p_scr.DiffWidthWithParity_A 0089189100
tb.dut.u_prim_ram_1p_scr.u_prim_ram_1p_adv.CannotHaveEccAndParity_A 0089189100
tb.dut.u_prim_ram_1p_scr.u_prim_ram_1p_adv.u_mem.gen_generic.u_impl_generic.DataBitsPerMaskCheck_A 0089189100
tb.dut.u_prim_ram_1p_scr.u_prim_ram_1p_adv.u_mem.gen_generic.u_impl_generic.gen_wmask[0].MaskCheck_A 003010238443345553200
tb.dut.u_prim_sync_reqack_data.gen_assert_data_dst2src.SyncReqAckDataHoldDst2SrcA 00301023844874700
tb.dut.u_prim_sync_reqack_data.gen_assert_data_dst2src.SyncReqAckDataHoldDst2SrcB 00301023844874700
tb.dut.u_prim_sync_reqack_data.u_prim_sync_reqack.SyncReqAckAckNeedsReq 00493545274874900
tb.dut.u_prim_sync_reqack_data.u_prim_sync_reqack.SyncReqAckHoldReq 00301023844874700
tb.dut.u_reg_regs.en2addrHit 003023464025033000
tb.dut.u_reg_regs.reAfterRv 003023464025033000
tb.dut.u_reg_regs.rePulse 003023464022003200
tb.dut.u_reg_regs.u_chk.PayLoadWidthCheck 001024102400
tb.dut.u_reg_regs.u_reg_if.AllowedLatency_A 001024102400
tb.dut.u_reg_regs.u_reg_if.MatchedWidthAssert 001024102400
tb.dut.u_reg_regs.u_reg_if.u_err.dataWidthOnly32_A 001024102400
tb.dut.u_reg_regs.u_reg_if.u_rsp_intg_gen.DataWidthCheck_A 001024102400
tb.dut.u_reg_regs.u_reg_if.u_rsp_intg_gen.PayLoadWidthCheck 001024102400
tb.dut.u_reg_regs.u_rsp_intg_gen.DataWidthCheck_A 001024102400
tb.dut.u_reg_regs.u_rsp_intg_gen.PayLoadWidthCheck 001024102400
tb.dut.u_reg_regs.wePulse 003023464023029800
tb.dut.u_tlul_adapter_sram.AddrOutKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.DataIntgOptions_A 0089189100
tb.dut.u_tlul_adapter_sram.ReqOutKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.SramDwHasByteGranularity_A 0089189100
tb.dut.u_tlul_adapter_sram.SramDwIsMultipleOfTlulWidth_A 0089189100
tb.dut.u_tlul_adapter_sram.TlOutKnownIfFifoKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.TlOutValidKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.WdataOutKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.WeOutKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.WmaskOutKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.adapterNoReadOrWrite 0089189100
tb.dut.u_tlul_adapter_sram.gen_cmd_intg_check.u_cmd_intg_chk.PayLoadWidthCheck 0089189100
tb.dut.u_tlul_adapter_sram.rvalidHighReqFifoEmpty 003010238443371413200
tb.dut.u_tlul_adapter_sram.rvalidHighWhenRspFifoFull 003010238443371413200
tb.dut.u_tlul_adapter_sram.u_err.dataWidthOnly32_A 0089189100
tb.dut.u_tlul_adapter_sram.u_reqfifo.DataKnown_A 0030102384413068535300
tb.dut.u_tlul_adapter_sram.u_reqfifo.DepthKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_reqfifo.RvalidKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_reqfifo.WreadyKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_reqfifo.gen_normal_fifo.depthShallNotExceedParamDepth 0030102384413068535300
tb.dut.u_tlul_adapter_sram.u_rsp_gen.DataWidthCheck_A 0089189100
tb.dut.u_tlul_adapter_sram.u_rsp_gen.PayLoadWidthCheck 0089189100
tb.dut.u_tlul_adapter_sram.u_rspfifo.DataKnown_A 003009836455868166500
tb.dut.u_tlul_adapter_sram.u_rspfifo.DepthKnown_A 0030098364530086953500
tb.dut.u_tlul_adapter_sram.u_rspfifo.RvalidKnown_A 0030098364530086953500
tb.dut.u_tlul_adapter_sram.u_rspfifo.WreadyKnown_A 0030098364530086953500
tb.dut.u_tlul_adapter_sram.u_rspfifo.gen_normal_fifo.depthShallNotExceedParamDepth 003009836455868166500
tb.dut.u_tlul_adapter_sram.u_sram_byte.SramReadbackAndIntg 0089189100
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.ByteAccessStateChange_A 00301023844626493400
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.ReadCompleteStateChange_A 00301023844626493400
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.ReadbackAccessAlwaysGranted_A 0030102384417603500
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.ReadbackDataImmediatelyAvailable_A 0030102384425901800
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.TlulSramByteTlSize_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.gen_readback_logic.NoPendingWriteAfterWrite_A 003010238443119400
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.gen_readback_logic.WRCollisionDuringReadBack_A 0030102384445053300
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo.DataKnown_A 003010238441649989200
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo.DepthKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo.RvalidKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo.WreadyKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo.gen_normal_fifo.depthShallNotExceedParamDepth 003010238441649989200
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo_a_size.DataKnown_A 0030102384413649975400
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo_a_size.DepthKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo_a_size.RvalidKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo_a_size.WreadyKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sram_byte.gen_integ_handling.u_sync_fifo_a_size.gen_normal_fifo.depthShallNotExceedParamDepth 0030102384413649975400
tb.dut.u_tlul_adapter_sram.u_sramreqfifo.DataKnown_A 003010238443371413200
tb.dut.u_tlul_adapter_sram.u_sramreqfifo.DepthKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sramreqfifo.RvalidKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sramreqfifo.WreadyKnown_A 0030102384430089901000
tb.dut.u_tlul_adapter_sram.u_sramreqfifo.gen_normal_fifo.depthShallNotExceedParamDepth 003010238443371413200
tb.dut.u_tlul_lc_gate.u_err_en_sync.NumCopiesMustBeGreaterZero_A 0089189100
tb.dut.u_tlul_lc_gate.u_err_en_sync.OutputsKnown_A 0030102384430089901000
tb.dut.u_tlul_lc_gate.u_err_en_sync.gen_no_flops.OutputDelay_A 0030102384430089901000
tb.dut.u_tlul_lc_gate.u_state_regs.AssertConnected_A 0089189100
tb.dut.u_tlul_lc_gate.u_state_regs_A 0030102384430089901000
tb.dut.u_tlul_lc_gate.u_tlul_err_resp.u_intg_gen.DataWidthCheck_A 0089189100
tb.dut.u_tlul_lc_gate.u_tlul_err_resp.u_intg_gen.PayLoadWidthCheck 0089189100

Assertions Incomplete:
ASSERTIONSCATEGORYSEVERITYATTEMPTSREAL SUCCESSESFAILURESINCOMPLETESRC
tb.dut.u_prim_lc_sync.gen_flops.OutputDelay_A 0030102384430088627302673


Detail Report for Cover Sequences

Cover Sequences All Matches:
COVER SEQUENCESCATEGORYSEVERITYATTEMPTSALL MATCHESFIRST MATCHESINCOMPLETESRC
tb.dut.tlul_assert_device_ram.gen_device_cov.aValidNotAccepted_C 003023470377163447163440
tb.dut.tlul_assert_device_ram.gen_device_cov.a_addressChangedNotAccepted_C 003023470372164842164845
tb.dut.tlul_assert_device_ram.gen_device_cov.a_dataChangedNotAccepted_C 003023470372157992157995
tb.dut.tlul_assert_device_ram.gen_device_cov.a_maskChangedNotAccepted_C 0030234703740746407465
tb.dut.tlul_assert_device_ram.gen_device_cov.a_opcodeChangedNotAccepted_C 003023470371349231349235
tb.dut.tlul_assert_device_ram.gen_device_cov.a_sizeChangedNotAccepted_C 0030234703721270212705
tb.dut.tlul_assert_device_ram.gen_device_cov.a_sourceChangedNotAccepted_C 0030234703792544925445
tb.dut.tlul_assert_device_ram.gen_device_cov.b2bReqWithSameAddr_C 0030234703710522127105221270
tb.dut.tlul_assert_device_ram.gen_device_cov.b2bReq_C 0030234703724452736244527360
tb.dut.tlul_assert_device_ram.gen_device_cov.b2bSameSource_C 003023470371526349815263498678
tb.dut.tlul_assert_device_regs.gen_device_cov.aValidNotAccepted_C 003023470373833830
tb.dut.tlul_assert_device_regs.gen_device_cov.a_addressChangedNotAccepted_C 0030234703779790
tb.dut.tlul_assert_device_regs.gen_device_cov.a_dataChangedNotAccepted_C 0030234703798980
tb.dut.tlul_assert_device_regs.gen_device_cov.a_maskChangedNotAccepted_C 0030234703749490
tb.dut.tlul_assert_device_regs.gen_device_cov.a_opcodeChangedNotAccepted_C 0030234703720200
tb.dut.tlul_assert_device_regs.gen_device_cov.a_sizeChangedNotAccepted_C 0030234703762620
tb.dut.tlul_assert_device_regs.gen_device_cov.a_sourceChangedNotAccepted_C 0030234703752520
tb.dut.tlul_assert_device_regs.gen_device_cov.b2bReqWithSameAddr_C 00302347037184018400
tb.dut.tlul_assert_device_regs.gen_device_cov.b2bReq_C 00302347037410741070
tb.dut.tlul_assert_device_regs.gen_device_cov.b2bSameSource_C 003023470371243612436863

Cover Sequences First Matches:
COVER SEQUENCESCATEGORYSEVERITYATTEMPTSALL MATCHESFIRST MATCHESINCOMPLETESRC
tb.dut.tlul_assert_device_ram.gen_device_cov.aValidNotAccepted_C 003023470377163447163440
tb.dut.tlul_assert_device_ram.gen_device_cov.a_addressChangedNotAccepted_C 003023470372164842164845
tb.dut.tlul_assert_device_ram.gen_device_cov.a_dataChangedNotAccepted_C 003023470372157992157995
tb.dut.tlul_assert_device_ram.gen_device_cov.a_maskChangedNotAccepted_C 0030234703740746407465
tb.dut.tlul_assert_device_ram.gen_device_cov.a_opcodeChangedNotAccepted_C 003023470371349231349235
tb.dut.tlul_assert_device_ram.gen_device_cov.a_sizeChangedNotAccepted_C 0030234703721270212705
tb.dut.tlul_assert_device_ram.gen_device_cov.a_sourceChangedNotAccepted_C 0030234703792544925445
tb.dut.tlul_assert_device_ram.gen_device_cov.b2bReqWithSameAddr_C 0030234703710522127105221270
tb.dut.tlul_assert_device_ram.gen_device_cov.b2bReq_C 0030234703724452736244527360
tb.dut.tlul_assert_device_ram.gen_device_cov.b2bSameSource_C 003023470371526349815263498678
tb.dut.tlul_assert_device_regs.gen_device_cov.aValidNotAccepted_C 003023470373833830
tb.dut.tlul_assert_device_regs.gen_device_cov.a_addressChangedNotAccepted_C 0030234703779790
tb.dut.tlul_assert_device_regs.gen_device_cov.a_dataChangedNotAccepted_C 0030234703798980
tb.dut.tlul_assert_device_regs.gen_device_cov.a_maskChangedNotAccepted_C 0030234703749490
tb.dut.tlul_assert_device_regs.gen_device_cov.a_opcodeChangedNotAccepted_C 0030234703720200
tb.dut.tlul_assert_device_regs.gen_device_cov.a_sizeChangedNotAccepted_C 0030234703762620
tb.dut.tlul_assert_device_regs.gen_device_cov.a_sourceChangedNotAccepted_C 0030234703752520
tb.dut.tlul_assert_device_regs.gen_device_cov.b2bReqWithSameAddr_C 00302347037184018400
tb.dut.tlul_assert_device_regs.gen_device_cov.b2bReq_C 00302347037410741070
tb.dut.tlul_assert_device_regs.gen_device_cov.b2bSameSource_C 003023470371243612436863

0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%