Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
u_alert_test 100.00 100.00
u_avbuffer 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_avbuffer0_qe 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_chk 100.00 100.00 100.00 100.00
u_chk 100.00 100.00
u_tlul_data_integ_dec 100.00 100.00 100.00
u_data_chk 100.00 100.00
u_configin_0_buffer_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_0_pend_0 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_0_rdy_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_0_size_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_10_buffer_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_10_pend_10 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_10_rdy_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_10_size_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_11_buffer_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_11_pend_11 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_11_rdy_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_11_size_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_1_buffer_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_1_pend_1 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_1_rdy_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_1_size_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_2_buffer_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_2_pend_2 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_2_rdy_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_2_size_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_3_buffer_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_3_pend_3 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_3_rdy_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_3_size_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_4_buffer_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_4_pend_4 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_4_rdy_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_4_size_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_5_buffer_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_5_pend_5 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_5_rdy_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_5_size_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_6_buffer_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_6_pend_6 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_6_rdy_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_6_size_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_7_buffer_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_7_pend_7 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_7_rdy_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_7_size_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_8_buffer_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_8_pend_8 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_8_rdy_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_8_size_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_9_buffer_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_9_pend_9 94.44 100.00 83.33 100.00
wr_en_data_arb 90.00 100.00 80.00
u_configin_9_rdy_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_configin_9_size_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear0_qe 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_data_toggle_clear_clear_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_data_toggle_clear_clear_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_in_enable_enable_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ep_out_enable_enable_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_iso_iso_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_in_sent_sent_0 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_1 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_10 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_11 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_2 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_3 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_4 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_5 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_6 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_7 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_8 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_sent_sent_9 88.89 100.00 66.67 100.00
wr_en_data_arb 80.00 100.00 60.00
u_in_stall_endpoint_0 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_1 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_10 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_11 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_2 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_3 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_4 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_5 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_6 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_7 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_8 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_in_stall_endpoint_9 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_intr_enable_av_empty 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_av_overflow 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_disconnected 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_frame 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_host_lost 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_link_in_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_link_out_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_link_reset 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_link_resume 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_link_suspend 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_pkt_received 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_pkt_sent 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_powered 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_rx_bitstuff_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_rx_crc_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_rx_full 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_enable_rx_pid_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_state_av_empty 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_av_overflow 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_disconnected 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_frame 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_host_lost 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_link_in_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_link_out_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_link_reset 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_link_resume 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_link_suspend 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_pkt_received 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_pkt_sent 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_powered 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_rx_bitstuff_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_rx_crc_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_rx_full 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_state_rx_pid_err 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_test_av_empty 100.00 100.00
u_intr_test_av_overflow 100.00 100.00
u_intr_test_disconnected 100.00 100.00
u_intr_test_frame 100.00 100.00
u_intr_test_host_lost 100.00 100.00
u_intr_test_link_in_err 100.00 100.00
u_intr_test_link_out_err 100.00 100.00
u_intr_test_link_reset 100.00 100.00
u_intr_test_link_resume 100.00 100.00
u_intr_test_link_suspend 100.00 100.00
u_intr_test_pkt_received 100.00 100.00
u_intr_test_pkt_sent 100.00 100.00
u_intr_test_powered 100.00 100.00
u_intr_test_rx_bitstuff_err 100.00 100.00
u_intr_test_rx_crc_err 100.00 100.00
u_intr_test_rx_full 100.00 100.00
u_intr_test_rx_pid_err 100.00 100.00
u_out_iso_iso_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_iso_iso_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_out_stall_endpoint_0 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_1 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_10 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_11 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_2 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_3 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_4 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_5 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_6 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_7 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_8 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_out_stall_endpoint_9 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_phy_config_eop_single_bit 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_config_pinflip 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_config_tx_osc_test_mode 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_config_tx_use_d_se0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_config_usb_ref_disable 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_config_use_diff_rcvr 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_d_o 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_dn_o 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_dn_pullup_en_o 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_dp_o 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_dp_pullup_en_o 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_en 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_oe_o 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_rx_enable_o 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_drive_se0_o 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_phy_pins_sense_pwr_sense 66.67 66.67
u_phy_pins_sense_rx_d_i 66.67 66.67
u_phy_pins_sense_rx_dn_i 66.67 66.67
u_phy_pins_sense_rx_dp_i 66.67 66.67
u_phy_pins_sense_tx_d_o 66.67 66.67
u_phy_pins_sense_tx_dn_o 66.67 66.67
u_phy_pins_sense_tx_dp_o 66.67 66.67
u_phy_pins_sense_tx_oe_o 66.67 66.67
u_phy_pins_sense_tx_se0_o 66.67 66.67
u_prim_reg_we_check 100.00 100.00 100.00
u_prim_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_prim_onehot_check 100.00 100.00
u_reg_if 98.39 97.14 96.43 100.00 100.00
u_err 100.00 100.00 100.00 100.00 100.00
u_rsp_intg_gen 83.33 66.67 100.00
u_rsp_intg_gen 100.00 100.00 100.00
gen_data_intg.u_tlul_data_integ_enc 100.00 100.00
u_data_gen 100.00 100.00
gen_rsp_intg.u_rsp_gen 100.00 100.00
u_rxenable_out_out_0 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_1 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_10 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_11 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_2 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_3 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_4 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_5 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_6 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_7 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_8 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_out_out_9 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_rxenable_setup_setup_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxenable_setup_setup_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rxfifo_buffer 100.00 100.00
u_rxfifo_ep 100.00 100.00
u_rxfifo_setup 100.00 100.00
u_rxfifo_size 100.00 100.00
u_set_nak_out_enable_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_10 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_11 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_8 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_set_nak_out_enable_9 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_socket 98.24 98.75 98.21 96.00 100.00
fifo_h 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[0].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
gen_dfifo[1].fifo_d 100.00 100.00 100.00 100.00 100.00
reqfifo 100.00 100.00 100.00
rspfifo 100.00 100.00 100.00
u_usbctrl0_qe 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_usbctrl_device_address 96.30 100.00 88.89 100.00
wr_en_data_arb 95.24 100.00 85.71 100.00
u_usbctrl_enable 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_usbctrl_resume_link_active 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_usbstat_av_depth 66.67 66.67
u_usbstat_av_full 66.67 66.67
u_usbstat_frame 66.67 66.67
u_usbstat_host_lost 66.67 66.67
u_usbstat_link_state 66.67 66.67
u_usbstat_rx_depth 66.67 66.67
u_usbstat_rx_empty 66.67 66.67
u_usbstat_sense 66.67 66.67
u_wake_control_cdc 98.13 96.08 96.43 100.00 100.00
u_arb 96.88 87.50 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_wake_control_suspend_req 100.00 100.00
u_wake_control_wake_ack 100.00 100.00
u_wake_events_bus_reset 58.89 66.67 50.00 60.00
wr_en_data_arb 0.00 0.00
u_wake_events_cdc 45.74 76.56 25.00 61.40 20.00
u_arb 37.10 72.45 22.45 53.49 0.00
gen_wr_req.u_dst_update_sync 37.29 79.17 0.00 70.00 0.00
gen_nrz_hs_protocol.ack_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_nrz_hs_protocol.req_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 58.33 100.00 33.33 100.00 0.00
prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_wake_events_disconnected 58.89 66.67 50.00 60.00
wr_en_data_arb 0.00 0.00
u_wake_events_module_active 58.89 66.67 50.00 60.00
wr_en_data_arb 0.00 0.00
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%