Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
u_pinmux_jtag_buf_dft 0.00 0.00
prim_buf_tdi 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tdo 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tdo_oe 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tms 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_trst_n 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_clock_buf_tck 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
u_pinmux_jtag_buf_lc 0.00 0.00
prim_buf_tdi 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tdo 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tdo_oe 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tms 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_trst_n 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_clock_buf_tck 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
u_pinmux_jtag_buf_rv 0.00 0.00
prim_buf_tdi 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tdo 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tdo_oe 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_tms 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_buf_trst_n 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
prim_clock_buf_tck 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
u_por_scanmode_sync 100.00 100.00
u_prim_lc_or_hardened 47.62 0.00 42.86 100.00
u_prim_lc_sync_a 50.00 0.00 100.00
gen_buffs[0].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[3].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[3].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[3].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[3].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
u_prim_lc_sync_b 50.00 0.00 100.00
gen_buffs[0].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[3].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[3].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[3].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[3].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
u_prim_lc_sender_pinmux_hw_debug_en 80.00 60.00 100.00
gen_flops.u_prim_flop 100.00 100.00 100.00
u_secure_anchor_flop 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_prim_lc_sync_lc_check_byp_en 81.25 43.75 100.00 100.00
gen_buffs[0].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_flops.u_prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_prim_lc_sync_lc_dft_en 76.00 28.00 100.00 100.00
gen_buffs[0].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_flops.u_prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_prim_lc_sync_lc_escalate_en 81.25 43.75 100.00 100.00
gen_buffs[0].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_flops.u_prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_prim_lc_sync_lc_hw_debug_en 81.25 43.75 100.00 100.00
gen_buffs[0].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_flops.u_prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_prim_lc_sync_pinmux_hw_debug_en 50.00 0.00 100.00
gen_buffs[0].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[0].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[1].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[0].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[1].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[2].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
gen_buffs[2].gen_bits[3].u_prim_buf 0.00 0.00
u_secure_anchor_buf 0.00 0.00
gen_generic.u_impl_generic 0.00 0.00
u_rst_por_aon_n_mux 68.52 100.00 55.56 50.00
gen_generic.u_impl_generic 68.52 100.00 55.56 50.00
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%