Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
clk_ctrl_and_main_pd_sva_if 100.00 100.00
u_adc_ctrl_aon 100.00 100.00
u_aes 100.00 100.00
u_alert_handler 99.92 99.92
u_aon_timer_aon 100.00 100.00
u_clkmgr_aon 100.00 100.00
u_csrng 99.27 99.27
u_dft_tap_breakout 100.00 100.00 100.00
u_edn0 99.17 99.17
u_edn1 99.02 99.02
u_entropy_src 99.18 99.18
u_flash_ctrl 99.96 99.96
u_gpio 100.00 100.00
u_hmac 100.00 100.00
u_i2c0 94.19 94.19
u_i2c1 94.22 94.22
u_i2c2 94.22 94.22
u_keymgr 89.72 89.72
u_kmac 99.94 99.94
u_lc_ctrl 92.83 92.83
u_otbn 100.00 100.00
u_otp_ctrl 84.92 84.92
u_pattgen 100.00 100.00
u_pinmux_aon 96.89 96.23 94.83 98.85 95.21 99.30
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
gen_wkup_detect[0].u_pinmux_wkup 69.87 77.78 68.18 63.64
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[1].u_pinmux_wkup 56.14 63.89 40.91 63.64
u_prim_filter 67.58 76.47 44.44 81.82
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[2].u_pinmux_wkup 45.45 50.00 31.82 54.55
u_prim_filter 67.58 76.47 44.44 81.82
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[3].u_pinmux_wkup 68.35 77.78 63.64 63.64
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[4].u_pinmux_wkup 45.45 50.00 31.82 54.55
u_prim_filter 67.58 76.47 44.44 81.82
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[5].u_pinmux_wkup 71.38 77.78 68.18 68.18
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[6].u_pinmux_wkup 69.87 77.78 68.18 63.64
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[7].u_pinmux_wkup 68.35 77.78 63.64 63.64
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pinmux_strap_sampling 98.82 99.62 95.65 100.00 100.00
subtree...
u_reg 98.50 96.43 97.66 99.92 100.00
subtree...
u_usbdev_aon_wake 98.43 100.00 95.59 98.11 100.00
filter_activity 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
filter_bus_reset 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
filter_sense 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pullup_en_cdc 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pwm_aon 100.00 100.00
u_pwrmgr_aon 99.57 99.57
u_rom_ctrl 99.96 99.96
u_rstmgr_aon 100.00 100.00
u_rv_core_ibex 96.49 97.42 95.86 98.37 98.66 92.14
subtree...
u_rv_dm 100.00 100.00
u_rv_plic 94.79 93.88 90.90 100.00 92.76 96.43
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
gen_target[0].u_target 91.32 88.57 76.72 100.00 100.00
u_prim_max_tree 91.29 88.49 76.69 100.00 100.00
u_gateway 75.00 100.00 25.00 100.00
u_prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_reg 96.12 94.38 99.94 90.16 100.00
subtree...
u_rv_timer 100.00 100.00
u_sensor_ctrl_aon 89.99 92.12 84.10 79.58 94.15 100.00
gen_alert_sync_assign[0].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[10].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[1].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[2].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[3].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[4].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[5].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[6].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[7].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[8].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[9].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_alert_n_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_alert_p_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_init_chg 100.00 100.00 100.00 100.00
g_sync.u_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_init_intr 100.00 100.00 100.00 100.00 100.00
u_io_intr 100.00 100.00 100.00 100.00 100.00
u_io_status_chg 100.00 100.00 100.00
g_sync.u_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_prim_sec_anchor_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_reg 91.99 91.27 82.99 93.72 100.00
subtree...
u_wake_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_spi_device 98.42 98.42
u_spi_host0 96.59 96.59
u_spi_host1 96.30 96.30
u_sram_ctrl_main 100.00 100.00
u_sram_ctrl_ret_aon 100.00 100.00
u_sysrst_ctrl_aon 100.00 100.00
u_uart0 100.00 100.00
u_uart1 100.00 100.00
u_uart2 100.00 100.00
u_uart3 100.00 100.00
u_usbdev 95.05 95.05
u_xbar_main 100.00 100.00
u_xbar_peri 100.00 100.00
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%