Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
clk_ctrl_and_main_pd_sva_if 100.00 100.00
u_adc_ctrl_aon 90.74 90.74
u_aes 96.90 96.90
u_alert_handler 97.46 97.46
u_aon_timer_aon 90.45 90.45
u_clkmgr_aon 95.10 95.10
u_csrng 96.93 96.93
u_dft_tap_breakout 100.00 100.00 100.00
u_edn0 95.61 95.61
u_edn1 92.86 92.86
u_entropy_src 89.23 89.23
u_flash_ctrl 95.60 95.60
u_gpio 94.44 94.44
u_hmac 84.81 84.81
u_i2c0 84.48 84.48
u_i2c1 84.57 84.57
u_i2c2 84.57 84.57
u_keymgr 89.29 89.29
u_kmac 99.29 99.29
u_lc_ctrl 92.23 92.23
u_otbn 98.03 98.03
u_otp_ctrl 84.32 84.32
u_pattgen 90.00 90.00
u_pinmux_aon 84.08 88.49 75.38 97.99 90.81 67.72
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
gen_wkup_detect[0].u_pinmux_wkup 80.81 83.33 81.82 77.27
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[1].u_pinmux_wkup 77.78 83.33 77.27 72.73
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[2].u_pinmux_wkup 45.45 50.00 31.82 54.55
u_prim_filter 67.58 76.47 44.44 81.82
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[3].u_pinmux_wkup 69.87 77.78 63.64 68.18
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[4].u_pinmux_wkup 45.45 50.00 31.82 54.55
u_prim_filter 67.58 76.47 44.44 81.82
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[5].u_pinmux_wkup 71.38 77.78 68.18 68.18
u_prim_filter 93.27 100.00 88.89 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[6].u_pinmux_wkup 45.45 50.00 31.82 54.55
u_prim_filter 67.58 76.47 44.44 81.82
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[7].u_pinmux_wkup 45.45 50.00 31.82 54.55
u_prim_filter 67.58 76.47 44.44 81.82
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pinmux_strap_sampling 98.82 99.62 95.65 100.00 100.00
subtree...
u_reg 78.65 87.77 74.67 94.23 57.94
subtree...
u_usbdev_aon_wake 98.43 100.00 95.59 98.11 100.00
filter_activity 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
filter_bus_reset 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
filter_sense 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pullup_en_cdc 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pwm_aon 88.89 88.89
u_pwrmgr_aon 93.04 93.04
u_rom_ctrl 94.62 94.62
u_rstmgr_aon 91.79 91.79
u_rv_core_ibex 89.00 94.18 75.50 89.90 93.28 92.14
subtree...
u_rv_dm 64.39 64.39
u_rv_plic 91.46 93.89 83.58 90.81 92.60 96.43
gen_alert_tx[0].u_prim_alert_sender 91.67 91.67
gen_target[0].u_target 91.53 89.34 76.76 100.00 100.00
u_prim_max_tree 91.50 89.27 76.73 100.00 100.00
u_gateway 75.00 100.00 25.00 100.00
u_prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_reg 93.03 94.24 87.90 89.97 100.00
subtree...
u_rv_timer 89.73 89.73
u_sensor_ctrl_aon 91.28 93.47 87.57 79.58 95.77 100.00
gen_alert_sync_assign[0].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[10].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[1].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[2].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[3].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[4].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[5].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[6].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[7].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[8].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[9].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_alert_n_sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_alert_p_sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_init_chg 100.00 100.00 100.00 100.00
g_sync.u_sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_init_intr 100.00 100.00 100.00 100.00 100.00
u_io_intr 100.00 100.00 100.00 100.00 100.00
u_io_status_chg 100.00 100.00 100.00
g_sync.u_sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_prim_sec_anchor_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_reg 93.86 92.96 87.03 95.45 100.00
subtree...
u_wake_sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_spi_device 88.66 88.66
u_spi_host0 84.66 84.66
u_spi_host1 85.80 85.80
u_sram_ctrl_main 93.84 93.84
u_sram_ctrl_ret_aon 94.37 94.37
u_sysrst_ctrl_aon 91.02 91.02
u_uart0 90.13 90.13
u_uart1 89.54 89.54
u_uart2 89.54 89.54
u_uart3 89.61 89.61
u_usbdev 82.35 82.35
u_xbar_main 81.08 81.08
u_xbar_peri 89.94 89.94
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%