Assertions
dashboard | hierarchy | modlist | groups | tests | asserts

Assertions by Category
ASSERTPROPERTIESSEQUENCES
Total367010
Category 0367010


Assertions by Severity
ASSERTPROPERTIESSEQUENCES
Total367010
Severity 0367010


Summary for Assertions
NUMBERPERCENT
Total Number367100.00
Uncovered00.00
Success36699.73
Failure00.00
Incomplete30.82
Without Attempts00.00
Excluded10.27


Summary for Cover Sequences
NUMBERPERCENT
Total Number10100.00
Uncovered00.00
All Matches10100.00
First Matches10100.00


Detail Report for Assertions

Assertions Success:
ASSERTIONSCATEGORYSEVERITYATTEMPTSREAL SUCCESSESFAILURESINCOMPLETESRC
tb.dut.AlertNumCheck_A 0092292200
tb.dut.AlertsKnownO_A 00207282102029958700
tb.dut.AstKnownO_A 00207282102029958700
tb.dut.ClkKnownO_A 00207282102029958700
tb.dut.ClkRatio_A 00207282102029958700
tb.dut.FpvSecCmFsmCheck_A 00207282108000
tb.dut.FpvSecCmRegWeOnehotCheck_A 00207282108000
tb.dut.FpvSecCmSlowFsmCheck_A 0039507448000
tb.dut.GlitchStatusPersist_A 0020728210510600
tb.dut.IntrKnownO_A 00207282102029958700
tb.dut.LcKnownO_A 00207282102029958700
tb.dut.OtpKnownO_A 00207282102029958700
tb.dut.PwrmgrSecCmEscToLCReset_A 0020728210176800
tb.dut.PwrmgrSecCmEscToSlowResetReq_A 0039507441119900
tb.dut.PwrmgrSecCmFsmEscToResetReq_A 00207282108041800
tb.dut.RstKnownO_A 00207282102029958700
tb.dut.TlAReadyKnownO_A 00207282102029958700
tb.dut.TlDValidKnownO_A 00207282102029958700
tb.dut.clkmgr_pwrmgr_sva_if.IoStatusFall_A 00207282104279300
tb.dut.clkmgr_pwrmgr_sva_if.IoStatusRise_A 00207282104760600
tb.dut.clkmgr_pwrmgr_sva_if.MainStatusFall_A 00207282104279300
tb.dut.clkmgr_pwrmgr_sva_if.MainStatusRise_A 00207282104760600
tb.dut.clkmgr_pwrmgr_sva_if.UsbStatusFall_A 00207282103237900
tb.dut.clkmgr_pwrmgr_sva_if.UsbStatusRise_A 00207282103634300
tb.dut.intr_wakeup.IntrTKind_A 0092292200
tb.dut.pwrmgr_clock_enables_sva_if.CoreClkPwrDown_A 0039507441119700
tb.dut.pwrmgr_clock_enables_sva_if.CoreClkPwrUp_A 00395074413530700
tb.dut.pwrmgr_clock_enables_sva_if.IoClkPwrDown_A 0039507441119700
tb.dut.pwrmgr_clock_enables_sva_if.IoClkPwrUp_A 00395074413530700
tb.dut.pwrmgr_clock_enables_sva_if.UsbClkActive_A 003950744398500
tb.dut.pwrmgr_clock_enables_sva_if.UsbClkPwrDown_A 0039507441119700
tb.dut.pwrmgr_clock_enables_sva_if.UsbClkPwrUp_A 00395074413530700
tb.dut.pwrmgr_csr_assert.TlulOOBAddrErr_A 00212008581197200
tb.dut.pwrmgr_csr_assert.intr_enable_rd_A 00212008581971200
tb.dut.pwrmgr_csr_assert.reset_en_rd_A 0021200858157700
tb.dut.pwrmgr_csr_assert.reset_en_regwen_rd_A 0021200858132300
tb.dut.pwrmgr_csr_assert.wake_info_capture_dis_rd_A 0021200858123600
tb.dut.pwrmgr_csr_assert.wakeup_en_rd_A 0021200858207600
tb.dut.pwrmgr_csr_assert.wakeup_en_regwen_rd_A 0021200858124800
tb.dut.pwrmgr_rstmgr_sva_if.gen_assertions_per_power_domains[0].LcHandshakeOff_A 0020728210520500
tb.dut.pwrmgr_rstmgr_sva_if.gen_assertions_per_power_domains[0].LcHandshakeOn_A 002072821022319900
tb.dut.pwrmgr_rstmgr_sva_if.gen_assertions_per_power_domains[0].SysHandshakeOff_A 0020728210843586600
tb.dut.pwrmgr_rstmgr_sva_if.gen_assertions_per_power_domains[0].SysHandshakeOn_A 002072821022318900
tb.dut.pwrmgr_rstmgr_sva_if.gen_assertions_per_power_domains[1].LcHandshakeOff_A 0020728210520500
tb.dut.pwrmgr_rstmgr_sva_if.gen_assertions_per_power_domains[1].LcHandshakeOn_A 002072821022319900
tb.dut.pwrmgr_rstmgr_sva_if.gen_assertions_per_power_domains[1].SysHandshakeOff_A 0020728210843586600
tb.dut.pwrmgr_rstmgr_sva_if.gen_assertions_per_power_domains[1].SysHandshakeOn_A 002072821022318900
tb.dut.pwrmgr_sec_cm_checker_assert.RomAllowActiveState_A 00207282104722200
tb.dut.pwrmgr_sec_cm_checker_assert.RomAllowCheckGoodState_A 00207282104727200
tb.dut.pwrmgr_sec_cm_checker_assert.RomBlockActiveState_A 00207282103425600
tb.dut.pwrmgr_sec_cm_checker_assert.RomBlockCheckGoodState_A 002072821038108200
tb.dut.pwrmgr_sec_cm_checker_assert.RomIntgChkDisFalse_A 00207282102018961100
tb.dut.pwrmgr_sec_cm_checker_assert.RomIntgChkDisTrue_A 002072821010997600
tb.dut.pwrmgr_sec_cm_checker_assert.RstreqChkEsctimeout_A 0020728210346100
tb.dut.pwrmgr_sec_cm_checker_assert.RstreqChkFsmterm_A 002072821016000
tb.dut.pwrmgr_sec_cm_checker_assert.RstreqChkGlbesc_A 0020728210346200
tb.dut.pwrmgr_sec_cm_checker_assert.RstreqChkMainpd_A 002072821086164600
tb.dut.tlul_assert_device.aKnown_A 002120085877032600
tb.dut.tlul_assert_device.aKnown_AKnownEnable 00212008582074024500
tb.dut.tlul_assert_device.aReadyKnown_A 00212008582074024500
tb.dut.tlul_assert_device.dKnown_A 0021200858108655000
tb.dut.tlul_assert_device.dKnown_AKnownEnable 00212008582074024500
tb.dut.tlul_assert_device.dReadyKnown_A 00212008582074024500
tb.dut.tlul_assert_device.gen_assert_final[0].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[100].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[101].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[102].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[103].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[104].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[105].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[106].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[107].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[108].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[109].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[10].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[110].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[111].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[112].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[113].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[114].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[115].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[116].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[117].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[118].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[119].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[11].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[120].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[121].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[122].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[123].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[124].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[125].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[126].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[127].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[128].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[129].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[12].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[130].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[131].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[132].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[133].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[134].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[135].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[136].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[137].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[138].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[139].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[13].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[140].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[141].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[142].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[143].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[144].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[145].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[146].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[147].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[148].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[149].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[14].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[150].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[151].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[152].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[153].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[154].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[155].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[156].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[157].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[158].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[159].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[15].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[160].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[161].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[162].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[163].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[164].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[165].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[166].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[167].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[168].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[169].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[16].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[170].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[171].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[172].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[173].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[174].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[175].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[176].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[177].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[178].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[179].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[17].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[180].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[181].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[182].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[183].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[184].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[185].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[186].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[187].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[188].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[189].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[18].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[190].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[191].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[192].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[193].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[194].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[195].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[196].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[197].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[198].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[199].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[19].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[1].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[200].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[201].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[202].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[203].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[204].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[205].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[206].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[207].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[208].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[209].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[20].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[210].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[211].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[212].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[213].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[214].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[215].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[216].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[217].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[218].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[219].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[21].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[220].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[221].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[222].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[223].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[224].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[225].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[226].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[227].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[228].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[229].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[22].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[230].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[231].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[232].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[233].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[234].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[235].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[236].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[237].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[238].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[239].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[23].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[240].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[241].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[242].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[243].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[244].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[245].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[246].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[247].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[248].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[249].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[24].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[250].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[251].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[252].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[253].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[254].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[255].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[25].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[26].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[27].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[28].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[29].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[2].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[30].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[31].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[32].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[33].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[34].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[35].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[36].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[37].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[38].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[39].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[3].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[40].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[41].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[42].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[43].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[44].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[45].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[46].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[47].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[48].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[49].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[4].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[50].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[51].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[52].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[53].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[54].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[55].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[56].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[57].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[58].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[59].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[5].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[60].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[61].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[62].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[63].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[64].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[65].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[66].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[67].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[68].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[69].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[6].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[70].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[71].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[72].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[73].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[74].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[75].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[76].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[77].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[78].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[79].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[7].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[80].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[81].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[82].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[83].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[84].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[85].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[86].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[87].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[88].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[89].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[8].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[90].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[91].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[92].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[93].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[94].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[95].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[96].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[97].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[98].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[99].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_assert_final[9].noOutstandingReqsAtEndOfSim_A 001054105400
tb.dut.tlul_assert_device.gen_device.aDataKnown_M 002120148028784800
tb.dut.tlul_assert_device.gen_device.addrSizeAlignedErr_A 0021200858439100
tb.dut.tlul_assert_device.gen_device.contigMask_M 002120148024403100
tb.dut.tlul_assert_device.gen_device.dDataKnown_A 002120148030276600
tb.dut.tlul_assert_device.gen_device.legalAOpcodeErr_A 0021200858498600
tb.dut.tlul_assert_device.gen_device.legalAParam_M 002120148077038800
tb.dut.tlul_assert_device.gen_device.legalDParam_A 0021201480108661700
tb.dut.tlul_assert_device.gen_device.pendingReqPerSrc_M 002120148077038800
tb.dut.tlul_assert_device.gen_device.respMustHaveReq_A 0021201480108661700
tb.dut.tlul_assert_device.gen_device.respOpcode_A 0021201480108661700
tb.dut.tlul_assert_device.gen_device.respSzEqReqSz_A 0021201480108661700
tb.dut.tlul_assert_device.gen_device.sizeGTEMaskErr_A 0021200858250000
tb.dut.tlul_assert_device.gen_device.sizeMatchesMaskErr_A 0021200858175300
tb.dut.tlul_assert_device.p_dbw.TlDbw_A 001054105400
tb.dut.u_cdc.u_scdc_sync.DstPulseCheck_A 00207282102859400
tb.dut.u_cdc.u_scdc_sync.SrcPulseCheck_M 0039507442861800
tb.dut.u_cdc.u_slow_cdc_sync.DstPulseCheck_A 0039507442859700
tb.dut.u_cdc.u_slow_cdc_sync.SrcPulseCheck_M 00207282102870100
tb.dut.u_cdc.u_sync_rom_ctrl.NumCopiesMustBeGreaterZero_A 0092292200
tb.dut.u_cdc.u_sync_rom_ctrl.OutputsKnown_A 00172075531678299100
tb.dut.u_cdc.u_sync_rom_ctrl.gen_flops.gen_stable_chks.OutputDelay_A 00172075531676623002469
tb.dut.u_cdc.u_sync_rom_ctrl.gen_flops.gen_stable_chks.OutputIfUnstable_A 00172075532646000
tb.dut.u_esc_timeout.u_ref_timeout.SyncReqAckAckNeedsReq 0016049271181871800
tb.dut.u_fsm.AlwaysOnIndex_A 0092292200
tb.dut.u_fsm.u_state_regs.AssertConnected_A 0092292200
tb.dut.u_fsm.u_state_regs_A 00207282102029958700
tb.dut.u_prim_lc_sync_dft_en.NumCopiesMustBeGreaterZero_A 0092292200
tb.dut.u_prim_lc_sync_dft_en.OutputsKnown_A 00207282102029958700
tb.dut.u_prim_lc_sync_dft_en.gen_flops.OutputDelay_A 00207282102028236702766
tb.dut.u_prim_lc_sync_hw_debug_en.NumCopiesMustBeGreaterZero_A 0092292200
tb.dut.u_prim_lc_sync_hw_debug_en.OutputsKnown_A 00207282102029958700
tb.dut.u_prim_lc_sync_hw_debug_en.gen_flops.OutputDelay_A 00207282102028236702766
tb.dut.u_reg.en2addrHit 002120085872078200
tb.dut.u_reg.reAfterRv 002120085872074800
tb.dut.u_reg.rePulse 002120085846742600
tb.dut.u_reg.u_chk.PayLoadWidthCheck 001054105400
tb.dut.u_reg.u_reg_if.AllowedLatency_A 001054105400
tb.dut.u_reg.u_reg_if.MatchedWidthAssert 001054105400
tb.dut.u_reg.u_reg_if.u_err.dataWidthOnly32_A 001054105400
tb.dut.u_reg.u_reg_if.u_rsp_intg_gen.DataWidthCheck_A 001054105400
tb.dut.u_reg.u_reg_if.u_rsp_intg_gen.PayLoadWidthCheck 001054105400
tb.dut.u_reg.u_rsp_intg_gen.DataWidthCheck_A 001054105400
tb.dut.u_reg.u_rsp_intg_gen.PayLoadWidthCheck 001054105400
tb.dut.u_reg.wePulse 002120085825332200
tb.dut.u_slow_fsm.IntRstReq_A 0064675863687200
tb.dut.u_slow_fsm.u_state_regs.AssertConnected_A 0092292200
tb.dut.u_slow_fsm.u_state_regs_A 003950744392196900

Assertions Incomplete:
ASSERTIONSCATEGORYSEVERITYATTEMPTSREAL SUCCESSESFAILURESINCOMPLETESRC
tb.dut.u_cdc.u_sync_rom_ctrl.gen_flops.gen_stable_chks.OutputDelay_A 00172075531676623002469
tb.dut.u_prim_lc_sync_dft_en.gen_flops.OutputDelay_A 00207282102028236702766
tb.dut.u_prim_lc_sync_hw_debug_en.gen_flops.OutputDelay_A 00207282102028236702766

Assertions Excluded:
ASSERTIONSCATEGORYSEVERITYEXCLUSIONEXCLUDE ANNOTATIONSRC
tb.dut.u_esc_timeout.u_ref_timeout.SyncReqAckHoldReq 00Excluded[UNR] Input req_chk_i is tied to constant 0 and src_req_i to constant 1


Detail Report for Cover Sequences

Cover Sequences All Matches:
COVER SEQUENCESCATEGORYSEVERITYATTEMPTSALL MATCHESFIRST MATCHESINCOMPLETESRC
tb.dut.tlul_assert_device.gen_device_cov.aValidNotAccepted_C 00212014804124120
tb.dut.tlul_assert_device.gen_device_cov.a_addressChangedNotAccepted_C 002120148067670
tb.dut.tlul_assert_device.gen_device_cov.a_dataChangedNotAccepted_C 002120148070700
tb.dut.tlul_assert_device.gen_device_cov.a_maskChangedNotAccepted_C 002120148052520
tb.dut.tlul_assert_device.gen_device_cov.a_opcodeChangedNotAccepted_C 002120148011110
tb.dut.tlul_assert_device.gen_device_cov.a_sizeChangedNotAccepted_C 002120148047470
tb.dut.tlul_assert_device.gen_device_cov.a_sourceChangedNotAccepted_C 002120148041410
tb.dut.tlul_assert_device.gen_device_cov.b2bReqWithSameAddr_C 0021201480187118710
tb.dut.tlul_assert_device.gen_device_cov.b2bReq_C 0021201480264826480
tb.dut.tlul_assert_device.gen_device_cov.b2bSameSource_C 00212014801592661592661003

Cover Sequences First Matches:
COVER SEQUENCESCATEGORYSEVERITYATTEMPTSALL MATCHESFIRST MATCHESINCOMPLETESRC
tb.dut.tlul_assert_device.gen_device_cov.aValidNotAccepted_C 00212014804124120
tb.dut.tlul_assert_device.gen_device_cov.a_addressChangedNotAccepted_C 002120148067670
tb.dut.tlul_assert_device.gen_device_cov.a_dataChangedNotAccepted_C 002120148070700
tb.dut.tlul_assert_device.gen_device_cov.a_maskChangedNotAccepted_C 002120148052520
tb.dut.tlul_assert_device.gen_device_cov.a_opcodeChangedNotAccepted_C 002120148011110
tb.dut.tlul_assert_device.gen_device_cov.a_sizeChangedNotAccepted_C 002120148047470
tb.dut.tlul_assert_device.gen_device_cov.a_sourceChangedNotAccepted_C 002120148041410
tb.dut.tlul_assert_device.gen_device_cov.b2bReqWithSameAddr_C 0021201480187118710
tb.dut.tlul_assert_device.gen_device_cov.b2bReq_C 0021201480264826480
tb.dut.tlul_assert_device.gen_device_cov.b2bSameSource_C 00212014801592661592661003

0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%