Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAME   SCORE   LINE   COND   TOGGLE   FSM   BRANCH   ASSERT   
clkmgr_pwrmgr_io_sva_if 100.00 100.00
clkmgr_pwrmgr_main_sva_if 100.00 100.00
clkmgr_pwrmgr_usb_sva_if 100.00 100.00
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
i_wake_info 100.00 100.00 100.00 100.00
intr_wakeup 93.75 100.00 75.00 100.00 100.00
pwrmgr_clock_enables_sva_if 100.00 100.00 100.00 100.00
pwrmgr_csr_assert 100.00 100.00
pwrmgr_rstmgr_sva_if 100.00 100.00 100.00 100.00
pwrmgr_sec_cm_checker_assert 100.00 100.00 100.00 100.00
tlul_assert_device 100.00 100.00 100.00 100.00
 u_cdc 100.00 100.00 100.00 100.00 100.00
 u_esc_clk_buf 100.00 100.00
 u_esc_rst_buf 100.00 100.00
 u_esc_rx 98.21 98.21
 u_esc_timeout 92.79 100.00 75.00 96.15 100.00
 u_esc_timeout_sync 100.00 100.00 100.00
 u_fsm 98.35 100.00 96.88 94.87 100.00 100.00
 u_ndm_sync 100.00 100.00 100.00
 u_prim_lc_sync_dft_en 100.00 100.00 100.00 100.00
 u_prim_lc_sync_hw_debug_en 100.00 100.00 100.00 100.00
 u_reg 97.23 96.01 97.63 100.00 92.53 100.00
 u_slow_fsm 98.35 100.00 94.12 100.00 97.62 100.00
 u_sw_req_buf 100.00 100.00