Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAME   SCORE   LINE   COND   TOGGLE   FSM   BRANCH   ASSERT   
 gen_sw_assigns[0].u_mubi_buf 100.00 100.00 100.00
 gen_sw_assigns[0].u_prim_buf_share0_d 100.00 100.00
 gen_sw_assigns[0].u_prim_buf_share0_de 100.00 100.00
 gen_sw_assigns[0].u_prim_buf_share1_d 100.00 100.00
 gen_sw_assigns[0].u_prim_buf_share1_de 100.00 100.00
 gen_sw_assigns[1].u_mubi_buf 100.00 100.00 100.00
 gen_sw_assigns[1].u_prim_buf_share0_d 100.00 100.00
 gen_sw_assigns[1].u_prim_buf_share0_de 100.00 100.00
 gen_sw_assigns[1].u_prim_buf_share1_d 100.00 100.00
 gen_sw_assigns[1].u_prim_buf_share1_de 100.00 100.00
 gen_sw_assigns[2].u_mubi_buf 100.00 100.00 100.00
 gen_sw_assigns[2].u_prim_buf_share0_d 100.00 100.00
 gen_sw_assigns[2].u_prim_buf_share0_de 100.00 100.00
 gen_sw_assigns[2].u_prim_buf_share1_d 100.00 100.00
 gen_sw_assigns[2].u_prim_buf_share1_de 100.00 100.00
 gen_sw_assigns[3].u_mubi_buf 100.00 100.00 100.00
 gen_sw_assigns[3].u_prim_buf_share0_d 100.00 100.00
 gen_sw_assigns[3].u_prim_buf_share0_de 100.00 100.00
 gen_sw_assigns[3].u_prim_buf_share1_d 100.00 100.00
 gen_sw_assigns[3].u_prim_buf_share1_de 100.00 100.00
 gen_sw_assigns[4].u_mubi_buf 100.00 100.00 100.00
 gen_sw_assigns[4].u_prim_buf_share0_d 100.00 100.00
 gen_sw_assigns[4].u_prim_buf_share0_de 100.00 100.00
 gen_sw_assigns[4].u_prim_buf_share1_d 100.00 100.00
 gen_sw_assigns[4].u_prim_buf_share1_de 100.00 100.00
 gen_sw_assigns[5].u_mubi_buf 100.00 100.00 100.00
 gen_sw_assigns[5].u_prim_buf_share0_d 100.00 100.00
 gen_sw_assigns[5].u_prim_buf_share0_de 100.00 100.00
 gen_sw_assigns[5].u_prim_buf_share1_d 100.00 100.00
 gen_sw_assigns[5].u_prim_buf_share1_de 100.00 100.00
 gen_sw_assigns[6].u_mubi_buf 100.00 100.00 100.00
 gen_sw_assigns[6].u_prim_buf_share0_d 100.00 100.00
 gen_sw_assigns[6].u_prim_buf_share0_de 100.00 100.00
 gen_sw_assigns[6].u_prim_buf_share1_d 100.00 100.00
 gen_sw_assigns[6].u_prim_buf_share1_de 100.00 100.00
 gen_sw_assigns[7].u_mubi_buf 100.00 100.00 100.00
 gen_sw_assigns[7].u_prim_buf_share0_d 100.00 100.00
 gen_sw_assigns[7].u_prim_buf_share0_de 100.00 100.00
 gen_sw_assigns[7].u_prim_buf_share1_d 100.00 100.00
 gen_sw_assigns[7].u_prim_buf_share1_de 100.00 100.00
keymgr_csr_assert 100.00 100.00
tlul_assert_device 99.30 100.00 100.00 97.90
u_cfgen 98.15 100.00 94.44 100.00
 u_checks 100.00 100.00 100.00
 u_ctrl 96.96 99.71 95.24 94.03 100.00 98.67 94.12
u_fault_alert 100.00 100.00
u_intr_op_done 100.00 100.00 100.00 100.00 100.00
 u_kmac_if 97.35 100.00 90.91 100.00 100.00 93.18 100.00
 u_lc_keymgr_en_sync 100.00 100.00 100.00 100.00
u_lfsr 100.00 100.00
u_op_err_alert 100.00 100.00
 u_reg 99.51 98.86 99.08 100.00 99.61 100.00
 u_reseed_ctrl 98.44 100.00 92.19 100.00 100.00 100.00
 u_seed_anchor 0.00 0.00
 u_sideload_ctrl 98.87 100.00 94.34 100.00 100.00 100.00
u_sw_binding_regwen 98.25 100.00 94.74 100.00