Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
clk_ctrl_and_main_pd_sva_if 100.00 100.00
u_adc_ctrl_aon 90.12 90.12
u_aes 96.62 96.62
u_alert_handler 97.21 97.21
u_aon_timer_aon 89.49 89.49
u_clkmgr_aon 94.77 94.77
u_csrng 96.59 96.59
u_dft_tap_breakout 100.00 100.00 100.00
u_edn0 95.03 95.03
u_edn1 92.30 92.30
u_entropy_src 88.09 88.09
u_flash_ctrl 86.85 86.85
u_gpio 94.07 94.07
u_hmac 83.54 83.54
u_i2c0 84.88 84.88
u_i2c1 84.97 84.97
u_i2c2 84.97 84.97
u_keymgr 89.24 89.24
u_kmac 99.22 99.22
u_lc_ctrl 91.54 91.54
u_otbn 98.19 98.19
u_otp_ctrl 82.87 82.87
u_pattgen 88.67 88.67
u_pinmux_aon 90.32 88.25 75.84 97.99 90.21 99.30
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
gen_wkup_detect[0].u_pinmux_wkup 80.81 83.33 81.82 77.27
u_prim_filter 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[1].u_pinmux_wkup 60.10 66.67 45.45 68.18
u_prim_filter 76.27 82.35 55.56 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[2].u_pinmux_wkup 60.10 66.67 45.45 68.18
u_prim_filter 76.27 82.35 55.56 90.91
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[3].u_pinmux_wkup 56.14 63.89 40.91 63.64
u_prim_filter 67.58 76.47 44.44 81.82
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[4].u_pinmux_wkup 79.29 83.33 77.27 77.27
u_prim_filter 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[5].u_pinmux_wkup 80.81 83.33 81.82 77.27
u_prim_filter 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[6].u_pinmux_wkup 78.37 80.56 81.82 72.73
u_prim_filter 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_wkup_detect[7].u_pinmux_wkup 79.29 83.33 77.27 77.27
u_prim_filter 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pinmux_strap_sampling 98.82 99.62 95.65 100.00 100.00
subtree...
u_reg 88.45 87.32 74.36 92.12 100.00
subtree...
u_usbdev_aon_wake 98.43 100.00 95.59 98.11 100.00
filter_activity 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
filter_bus_reset 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
filter_sense 100.00 100.00 100.00 100.00
gen_async.prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pullup_en_cdc 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pwm_aon 90.20 90.20
u_pwrmgr_aon 93.07 93.07
u_rom_ctrl 97.33 97.33
u_rstmgr_aon 92.31 92.31
u_rv_core_ibex 91.71 96.59 82.33 90.70 96.77 92.14
subtree...
u_rv_dm 87.21 87.21
u_rv_plic 91.48 93.77 83.59 90.98 92.62 96.43
gen_alert_tx[0].u_prim_alert_sender 100.00 100.00
gen_target[0].u_target 91.37 88.57 76.90 100.00 100.00
u_prim_max_tree 91.34 88.49 76.87 100.00 100.00
u_gateway 75.00 100.00 25.00 100.00
u_prim_flop_2sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_reg 93.02 94.24 87.88 89.97 100.00
subtree...
u_rv_timer 89.73 89.73
u_sensor_ctrl_aon 91.43 93.95 87.11 79.93 96.17 100.00
gen_alert_sync_assign[0].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[10].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[1].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[2].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[3].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[4].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[5].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[6].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[7].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[8].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
gen_alert_sync_assign[9].u_alert_in_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_alert_n_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_alert_p_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_init_chg 100.00 100.00 100.00 100.00
g_sync.u_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_init_intr 100.00 100.00 100.00 100.00 100.00
u_io_intr 100.00 100.00 100.00 100.00 100.00
u_io_status_chg 100.00 100.00 100.00
g_sync.u_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_prim_sec_anchor_buf 100.00 100.00
u_secure_anchor_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_reg 93.93 93.43 86.41 95.89 100.00
subtree...
u_wake_sync 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_spi_device 90.53 90.53
u_spi_host0 84.66 84.66
u_spi_host1 83.33 83.33
u_sram_ctrl_main 93.99 93.99
u_sram_ctrl_ret_aon 94.72 94.72
u_sysrst_ctrl_aon 91.02 91.02
u_uart0 90.07 90.07
u_uart1 90.13 90.13
u_uart2 90.13 90.13
u_uart3 90.20 90.20
u_usbdev 84.65 84.65
u_xbar_main 81.65 81.65
u_xbar_peri 88.34 88.34
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%